一种快速锁定低抖动的时钟数据恢复电路

设计了一款应用于光通信28Gb/s非归零码高速串行接收机的快速锁定、低抖动时钟数据恢复电路。为了解决时钟抖动性能和锁定时间难以兼顾的问题,在比例-积分通路分离的电路结构中,提出了锁定检测判别技术,实现了比例通路增益的可调节,使得环路能够在低抖动的情况下快速锁定。通过Cadence Spectre进行仿真,当环路中使用锁定检测判别技术时,锁定时间为400ns,抖动峰峰值为2.5ps。相较于未使用该技术的环路,锁定时间缩短了33%,抖动降低了40%。     

一种基于Class-C LC-tank的低压2分频注入锁定分频器（英文）

提出了1种基于0.18μm CMOS工艺的低压低功耗、宽锁定范围、低复杂度的2分频直接注入锁定分频器.该分频器采用Class-C的LC-tank架构来降低电源电压,同时改善LC振荡器的起振情况.此外还采用双端注入混频技术来扩大锁定范围.仿真结果表明该分频器有很好的混频性能,且分频器核心电路(不包括输出buffer)在800 m V电源电压下的功耗仅为0.91 m W.在注入信号的功率为0 d Bm时,该分频器在没有任何调谐单元时的锁定范围为6.4-8.5 GHz.     

快速锁定的宽频带CMOS锁相环设计

设计了一种可快速锁定的宽频带CMOS电荷泵锁相环电路.通过增加一个自适应带宽控制模块,当锁相环处于捕捉状态时,增加环路带宽实现快速锁定;锁相环接近锁定状态时,减小带宽,保证环路的稳定性和减小杂散.同时还设计了能工作在宽频率范围的压控振荡器.该锁相环基于0.25μm CMOS工艺,供电电压为2.5V时,工作范围在960～2 560MHz,功耗为8.9～23.2mW,锁定时间小于12μs.     

高锁定范围半盲型过采样时钟数据恢复电路设计

采用标准0.18 μm CMOS工艺,设计了一种高锁定范围的半盲型过采样时钟数据恢复电路.该时钟数据恢复电路（Clock and Data Recovery,CDR）主要由鉴频器（Frequency detector,FD）、多路平行过采样电路、10位数模转换器（Digital To Analog Converter,DAC）、低通滤波器（Low Pass Filter,LPF）、多相位压控振荡器（Voltage Controlled Oscillator,VCO）等构成.该CDR电路采用模数混合设计方法,并提出了基于双环结构实现对采样时钟先粗调后微调的方法,并且在细调过程中提出了加权调相的方法缩短采样时间.仿真结果表明,该CDR电路能恢复1.25～4.00 Gbps之间的伪随机数据电路,锁定时间为2.1 μs,VCO输出的抖动为47.12 ps.     

千兆以太网物理层时钟产生/倍频单片集成电路设计

给出了一个基于TSMC 0.18 μm CMOS工艺设计的千兆以太网物理层时钟产生/倍频单片集成电路.芯片采用电荷泵结构的锁相环实现,包括环形压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器等模块,总面积为1.1 mm×0.8 mm.采用1.8 V单电源供电,测得在负载为50 Ω时电路的输出功率大于5 dBm.芯片在PCB板上键合实现锁相环路的闭环测试,测得锁定范围为130 MHz;当环路锁定在1 GHz时,振荡器输出信号的占空比为50.4%,rms抖动为5.4 ps,单边带相位噪声为-124 dBc/Hz@10 MHz.该电路适当调整可应用于千兆以太网IEEE802.3规范 1000BASE-X的物理层发信机设计.     

应用于高频低功耗系统的1.2V10GHz注入锁定分频器

设计了一个高频低功耗的注入锁定二分频器.该分频器通过将输入信号注入到LC振荡器的二次谐波点来实现注入锁定并对输入信号二分频.电路采用TSMC 0.18μm RF-CMOS工艺设计,分频器可以将幅度为300 mV的输入信号在8.6~11.2 GHz频率范围内进行二分频.在1.2 V的电源电压下,分频器核心电路的功耗为1.3 mW.该分频器可以被用于光电收发机以及其他高频低功耗系统.     

一种应用于高速锁相环的宽锁定范围注入锁定分频器

针对传统的注入锁定分频器锁定范围较窄的问题,提出了一种用于毫米波锁相环的注入锁定分频器.基于55 nm CMOS工艺,设计了一种宽锁定范围的二分频注入锁定分频器.提出分布式差分注入的方式,增强注入电流与注入效率,采用高阶变压器作为谐振腔,在不使用调谐机制的条件下,有效增大了分频器的锁定范围.此外,还对传统buffer的结构进行改进,增强谐波抑制能力,保持了较宽的锁定范围.电路仿真结果表明,提出的分频器电路在0 dBm注入功率下可在22.8～36.3 GHz频段内完成二分频功能,达到45.7％的锁定范围,电路的功耗为3.54 mW(不含buffer).     

一种新型结构的高速时钟数据恢复电路

针对高速(Gb/s)串行数据通信应用,提出了一种混合结构的高速时钟数据恢复电路.该电路结构结合鉴频器和半速率二进制鉴相器,实现了频率锁定环路和相位恢复环路的同时工作.电路采用1.8 V,0.18μmCMOS工艺流片验证,面积约0.5 mm2,测试结果显示在2 Gb/s伪随机数序列输入情况下,电路能正确恢复出时钟和数据,核心功耗约为53.6 mW,输出驱动电路功耗约64.5 mW,恢复出的时钟抖动峰峰值为45 ps,均方根抖动为9.636 ps.     

一种快速锁定数控锁相环

提出了一种快速锁定数控锁相环结构.该锁相环具有频率捕获模式和相位捕获模式2种工作模式.在频率捕获模式,通过提出的一种新的算法,可以迅速缩小参考时钟和反馈时钟之间的频率差.在相位捕获模式,数控锁相环能够达到更精确的相位锁定.为了验证提出的数控锁相环结构和算法,该数控锁相环电路采用SMIC0.18μm logic1P6M CMOS工艺实现,面积为0.2mm2,频率范围为48~416MHz.实测结果表明,数控锁相环只需要2个参考时钟周期就锁定在376MHz.数控锁相环锁定后功耗为11.394mW,峰峰值抖动为92ps,周期抖动为14.49ps.     

一种具有零稳态电流的新型上电复位电路

为实现具有超低功耗且稳定可靠的上电复位电压输出,提出了基于电平检测的具有零稳态电流的新型上电复位电路,该电路由电平检测电路、状态锁存电路和欠压检测电路组成,通过在上电复位之后切断电平检测电路的电源实现复位稳定后的零稳态电流,其输出复位电压的状态由状态锁存电路锁存.该电路采用0.18μm Bi-CMOS工艺设计,电源电压为1.8 V.Cadence Spectre的仿真结果表明,该电路在上电复位结束后的稳态仅有数纳安的漏电流,起拉电压和欠压检测电压受温度影响很小,因而适用于集成到超大规模片上系统(SoC)芯片中.     

一种基于FPGA快速进位链的时间数字转换电路

设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.     

一种VCO电路新型注入锁定方式研究

本文提出一种压控振荡器(VCO)电路的新型注入锁定方式,该方式通过VCO的电压调谐端口进行注入来实现频率锁定。采用MVE2400芯片搭建中心频率为2.45 GHz的VCO电路,参考信号通过VCO的电压调谐端注入,注入功率为-37 dBm,输出功率为3 dBm,注入功率比最高可达40 dB,锁定带宽为70 kHz,相位噪声为-112 dBc/Hz@500 kHz,在相同注入功率比下,输出相位噪声比传统环行器注入方式低3 dB。与传统使用环行器的注入锁定方式相比,这种新型注入锁定的VCO电路结构降低了电路设计的复杂度,具有更加良好的输出相位噪声特性,成本低,更易于实现,可作为一种稳定的微波/射频振荡源,具有良好的应用前景。     

纺织器材专用VD-MOS高频感应加热装置

采用VD -MOS研制出纺织器材专用串联谐振感应加热电源 .利用锁相技术将逆变器的工作频率锁定在槽路的固有谐振频率内 ,使得该电源始终能运行在负载功率因数为 1的状态 ,运用斩波电路实现功率调节     

利用锁定放大器实现微波天线方向图的精确测量

采用常规的测量放大器或选频放大器进行微波天线方向图的高精度测量是困难的,本文设计了利用锁定放大器精确测量微波天线方向图的电路,该方法是从信号和噪声本身的特性出发,针对信号的周期性和噪声的随机性的特点来抑制噪声,提取信号。测试实验结果表明,采用该电路能极大的提高信噪比,可靠检测出有效信号。     

基于极性发射机的两点调制锁相环的设计

采用0.11μm 1P6M CMOS工艺设计与研究了一款适用于蓝牙极性调制发射机的两点调制锁相环.为了校正锁相环中两个相位调制路径的环路增益,降低采用该锁相环的发射机的频移键控误差,提出了一种新型的增益校正方法,并基于该方法设计了低相位噪声、低锁定时间的两点调制锁相环电路.芯片的测试结果表明,当压控振荡器震荡在4.8 GHz时,该锁相环在偏离4.8 GHz 10 kHz、1 MHz和3 MHz时的相位噪声依次为-83、-108和-114 dBc/Hz,采用该锁相环的极性调制发射机发射0 dBm信号时频移键控误差为2.97%,该锁相环的芯片面积为0.32 mm~2,整体性能满足蓝牙射频芯片测试规范要求.     

适用于射频能量收集系统的新型宽带整流电路设计

提出了一种适用于射频能量收集(RFEH)系统的宽带小型化整流电路. 整流二极管采用HSMS 2862肖特基二极管,设计了倍压结构的整流电路. 所设计的整流电路具有结构紧凑和复杂度低的优势. 通过仿真与测试对整流电路的性能进行验证. 结果表明:当输入功率为14.8 dBm时,该整流电路在1.91~3.32 GHz (分数带宽为53.9%)频带范围内功率转换效率(PCE)均大于50%;在2.2 GHz频点处,整流电路取得了74.2%的最大功率转换效率.     

1MHz/4kW超高频感应加热电源的研究与实现

采用V-MOS场效应管桥式串联谐振、高频变压器隔离方式,设计了一种频率为1MHz、功率为4kW的超高频感应加热电源.该装置采用扫频拦截方式启动,采用锁相环频率跟踪和相位锁定方式进行恒功率反馈控制.为提高逆变频率,采用了桥臂推挽变压器驱动,为保证逆变电路中桥臂上下两器件不同时导通,用门电路构成死区形成电路.经检测该电源各项性能指标良好.     

基于EXB841的IGBT驱动电路优化设计

针对EXB841典型IGBT驱动保护电路中存在的不足,提出了采用外部负栅压成型电路提高负栅压、过流检测电路精确调整过流动作阈值,虚假过流故障识别与故障信号锁存电路识别虚假过流和过流锁定等改进方法,设计了相应的优化驱动电路.优化驱动电路在臭氧发生电源中得到了应用,实际运行表明优化驱动电路克服了EXB841典型驱动的不足,改善了IGBT的驱动与保护性能,具有很好的实用性.     

基于多周期同步测量法的微位移检测电路设计

在机械产品微位移高精度检测中,目前广泛采用的微位移检测电路是通过电感式位移传感器将被测位移量转换成输出电压幅度,该方法的测量精度受调理电路的限制.为进一步提高测量精度,提出一种多周期同步测量法,并设计了基于单片机控制的微位移检测电路.实际应用表明,该系统在电感式位移传感器检测量程为2mm时,系统检测精度可达0.01um.并且系统在提高计数频率时可以达到更高的测量精度.     

基于预测的图案协同设计中智能锁研究

在分布式协同设计中,为了防止并行操作出现冲突常常采用加锁机制.图案协同设计是分布式协同设计的重要应用之一,有与其相适应的特定加锁方式.提出一种新的基于预测的智能锁,这是一种系统预测锁(SFL),系统采用扩展锁定集合预测法帮助在线操作用户预测其在未来的操作区域,并提前锁定该区域,当锁定时有冲突发生,则启动相应的冲突解决策略.通过该锁机制,系统可以在一定程度上智能地协助用户提前加锁,从而保证用户实现设计的流畅操作,并预防可能发生的操作冲突.这个机制已经应用到原型系统CoDesign.