GaAsMESFET模型参数自动提取方法的研究

提出了一种基于ＰＳＰＩＣＥ４．０２通用电路模拟程序与优化技术相结合提取ＧａＡｓＭＥＳＦＥＴ模型参数的方法，根据实例的ＧａＡｓＭＥＳＦＥＴ小信号Ｓ参数与大信号Ｓ参数，利用约束优化技术提取模型等电路元件参数，并利用该电路模型参数设计制作１了３．７ＧＨｚ－４．２ＧＨｚ和５．２ＧＨｚ＝－５．８ＧＨｚ ＧａＡｓＭＥＳＦＥＴ放大器，给出了设计和测试结果并验证了该方法的正确性。     

FMS—AGV传输系统自学习调度方法

针对ＦＭＳ－ＡＧＶ传输系统调度的不确定性因素,对ＡＧＶ在线运行状态参数实时记录并学习,运用动态规划算法和模糊数学的方法,提出了模糊动态规划（ＦＤＰ）算法．给出了适于计算的迭代算式,结合人工智能（ＡＩ）编制了ＡＧＶ传输系统调度软件包．本算法利用在线记录的ＡＧＶ运行数据进行模糊处理和学习,有效地调节用于描述ＦＤＰ算法的模糊模型参数．这种自学习ＦＤＰ算法在ＡＧＶ的路径规划中有较好的适应性．对于一个新的ＦＭＳ－ＡＧＶ系统,经几次规划自学习之后,该算法就能很好地用于系统的实时调度中．     

插入归并算法及其脉动阵列实现

介绍了插入归算法的原理。并通过该算法的脉动阵列实现,阐述了超大规模集成电路阵列处理器的实现过程。介绍了映射法实现阵列处理器的三个步骤,即：（１）从算法导出局部数据相依图（ＤＧ）;（２）从ＤＧ 导出信号流图（ＳＦＧ）;（３）将ＳＦＧ 映射到阵列处理器（ＡＰ）。ＡＰ 可以是脉动（ｓｙｓｔｏｌｉｃ）阵列、波前（ｗ ａｖｅｆｒｏｎｔ）阵列、多指令多数据流（Ｍ ＩＭ Ｄ）阵列或单指令数据流（ＳＩＭ Ｄ）阵列。     

乙炔二锂（C2Li2）异构体反应的分子轨道研究

基于量子化学从头计算法（ＣＣＳＤ（Ｔ）、ＱＣＩＳＤ（Ｔ））以及二阶微扰法（ＭＰ２），研究了乙炔二锂分子的平面桥式与线性式之间的异构化途径．６－３１１Ｇ（ｄ）基态被用于几何优化和反应途径的确定，而６－３１Ｇ（３ｄｆ）基态被用于单点式计算．其有关结构优先及成键特征的结果与用Ｍφｌｅｒ－Ｐｌｅｓｓｅｔ微扰方法所得一致．在ＭＰ２／６－３１１Ｇ（ｄ）理论水平上给出了质－权坐标的最小能量途径．在本研究的最高理论水平［ＱＣＩＳＤ（Ｔ，ＦＵＬＬ）／６－３１Ｇ（３ｄｆ）∥ＱＣＩＳＤ（Ｔ，ＦＵＬＬ）／６－３１１Ｇ（ｄ）］上，发现平面型分子的异构化势垒（１０．０ｋｃａｌ／ｍｏｌ）要比线型Ｃ２Ｌｉ２（１．３ｋｃａｌ／ｍｏｌ）的大得多     

用FPGA实现图像采集的控制

提出了一种基于ＦＰＧＡ的具有计算机接口的灵活的图像采集系统．在ＦＰＧＡ模型中集成了采集计数器、时钟控制、ＤＭＡ信号发生器和Ｉ／Ｏ接口逻辑等功能模块,相当于４０多个７４ＬＳ系列芯片．由于现场可编程逻辑阵列的灵活性,系统可以很方便地实现ＣＩＦ,ＱＣＩＦ,２５６×２５６和１２８×１２８等多种图像格式的采集．     

流动注射光度法测铁

用自行组装的ＦＩＡ装置，对Ｆｅ（Ⅲ）、ＳＸＯ，Ｆｅ（Ⅲ）－５－Ｂｒ－ＰＡＤＡＰ－ＥｔＯＨ，Ｆｅ（Ⅲ）－ＣＡＳ－ＨＤＭＡＡ－Ｔｒｉｔｏｎ Ｘ－１００ ３种显色体系分别进行了系统的研究，考察了各种因素的影响，优化了工作条件，建立了３种测铁的新方法。     

复合增聚型铁铝无机高分子絮凝剂PAFCS的红外光谱研究

利用煤矸石及硫铁矿渣制备出了一种新型无机高分子絮凝剂聚硫酸氯化铁铝（ＰＡＦＣＳ），研究了ＰＡＦＣＳ的红外（ＩＲ）光谱结构特征．ＩＲ谱分析表明ＰＡＦＣＳ是Ｆｅ（Ⅲ）十Ａｌ（Ⅲ）与羟基（－ＯＨ）以双羟桥为主结构连接的较复杂的高聚物．其ＩＲ图谱峰形与α－Ｆｅ２Ｏ３，α－ＦｅＯＯＨ及Ｆｅ（ＯＨ）３等明显不同．比较了ＰＡＦＣＳ，ＰＡＣ，ＰＦＳ，ＰＡＣＳ的光谱特征，表明ＰＡＦＣＳ与已知文献报道的絮凝剂ＰＡＣ，ＰＦＳ，ＰＡＣＳ有类似性，即由３１００～３６００ｃｍ（－１）处的ＯＨ伸缩振动及１６００～１６５０ｃｍ（－１）Ｈ－Ｏ－Ｈ弯曲振动的畸变，表明有结构羟基存在；在１１００ｃｍ（－１）附近Ｍ－ＯＨ－Ｍ伸缩振动峰为中等强度峰，证明有铁羟基或铝羟基以及聚合态存在．     

葡萄抗感霜霉病品种三项生化指标的比较(简报)

葡萄抗感霜霉病品种三项生化指标的比较（简报）于凤鸣（河北农业技术师范学院园艺系,昌黎,０６６６０ＣＯＭＰＡＲＩＳＯＮＡＭＯＮＧＴＨＲＥＥＢＩＯＣＨＥＭＩＣＡＬＩＮＤＥＸＥＳＯＦＧＲＡＰＥＣＵＬＴＩＶＡＲＳＡＮＴＩ－ＩＮＦＥＣＴＩＯＮＳＴＯＤＯＷＮＹＭ...     

关于发展西北太平洋鱿鱼钓生产的若干建议

关于发展西北太平洋鱿鱼钓生产的若干建议汤炳法（宁波海洋渔业总公司，宁波３１５０００）ＲＥＣＯＭＭＥＮＯＡＴＩＯＮＳＯＮＤＥＶＥＬＯＰＭＥＮＴＯＦＳＱＶＩＯＪＩＧＧＩＮＧＩＮＴＨＥＮＯＲＴＨ－ＷＥＳＴＰＡＣＩＦＩＣＴａｎｇＢｉｎｇｆａ（ＮｉｎｇｂｏＭａ...     

浅谈高校办公室督促检查工作

浅谈高校办公室督促检查工作吴中平（浙江水产学院院长办公室，舟山３１６１０１）ＯＮＳＵＰＥＲＶＩＳＩＯＮＡＮＤＩＮＳＰＥＣＴＩＯＮＷＯＲＫＯＦＨＥＡＤＭＡＳＴＥＲ－ＯＦＦＩＣＥＩＮＣＯＬＬＥＧＥＷｕＺｈｏｎｇｐｉｎｇ（ＺｈＥｊｉａｎｇＦｉｓｈｅｒｉｅｓ...     

AES快速算法的扩展指令集实现

基于Daemen等提出的AES快速算法,给出了用可配置处理器NiosII扩展指令集实现硬件加速的两种方案——基于片内存储器存储快速算法查找表的方法、用硬件逻辑电路实现S盒并计算出快速算法查找表对应元素的方法,用对前向查找表的查表操作代替了AES算法计算密集的轮变换操作.首先,将快速算法的前向查找表存放在片上内存中,并用12条扩展指令分别完成密钥扩展、轮变换和末轮操作,末轮变换所需的S盒采取对前向查找表的掩模得到;然后,对该方案进行优化以消除片上内存的占用,即推导出S盒与前向查找表的逻辑关系,并采取有限元素求逆的方法用逻辑电路实现S盒,增强了系统安全性并降低了功耗;最后,对扩展指令集和协处理器等多种实现方案进行了测试及性能对比.结果表明,相比于经过结构优化的纯软件快速AES算法,文中提出的方案在仅增加223个LE的条件下,达到了2.47倍的加速比.     

基于逻辑查阅表和多路开关库的现场可编程门逻辑的延时优化

早先对ＦＰＧＡ的延迟优化工作主要集中在减少关键路径中各元胞块的级数，但缺少用以控制元胞块增加的有效方法。在ＦＰＧＡ的情况下，所使用的元胞块数量也会在很大程度上影响布线后的最终延迟，因为大多数延迟是由存在的可编程互连所引起的布线延迟。文中讨论了两类ＦＰＧＡ即基于查阅表的ＦＰＧＡ和基于多路开关复用器的ＦＰＧＡ的延迟优化，提出了可用于逻辑优化阶段的一种新的延迟优化方法，可以解决元胞块组数的减少与元胞块数的增加之间的矛盾。已经完成了一组试验例子，以证明所提出的方法的有效性。     

基于真值表演算的四量子电路综合方法

为了能以较小的代价高效地自动构造量子可逆逻辑电路,提出了一种新颖的四量子可逆逻辑综合方法.该方法首先将一个四量子电路的函数表示成真值表的形式;然后利用传统的递归思想,通过对换演算,将四量子电路映射函数的真值表分解成2块相互独立的三量子电路映射函数的真值表;再查找相应的最优三量子电路,直接生成相关电路;最后将对换运算的电路并入该电路,经过局部优化即可生成最终电路.分析结果表明,用该方法综合四量子电路能大幅减少TOF门的数量,平均需要15.74个TOF门,最多只需24个TOF门.同时该算法避免了穷举法所需的时空复杂度太大的问题,便于经典计算机实现.     

16位超前进位加法器的设计

电子计算机是由具有各种逻辑功能的逻辑部件组成的,加法器就属于其中的组合逻辑电路。如果对传统的加法器电路进行改进,在超前进位链的基础上,用一种新的超前进位链树的设计方法不仅可以克服串行进位加法器速度低的缺点,也可以解决单纯的超前进位加法器带负载能力不足等问题,从而在实际电路中使加法器的运算速度达到最优。根据这种理论,可以推导得到最优的任意位加法器。     

大动态宽带数字中频接收机的优化设计

结合DIFR现有的工程实现技术,研究其优化设计技术.对3种典型的RFAF(射频模拟前端)电路做了对比分析和仿真,讨论了适用于大动态宽带DIFR的RFAF电路结构及性能特点,给出了一种新的数字RF AGC控制电路.以一个带宽为10 MHz,动态范围为-100～-10 dB,采样频率为80 MHz的DIFR设计为例,研究了RF模拟前端各部分的指标分配与整机性能指标设计,导出了RFAF的增益、噪声系数与DIFR的动态范围和RF AGC的增益控制代码之间的关系,并给出了仿真结果.     

电力电子电路机理仿真实验系统的初步研究

把建立电路方程的一般方法-表矩阵法,应用于带开关器件的电力电子电路,通过把电路中的开关元件视为理想开关,并将其作为一个电路元件包含在电路中,建立起统一的电路方程,采用向后欧拉法对其进行数值求解.电路的表矩阵方程的系数矩阵通常是稀疏矩阵,需要采用稀疏矩阵技术进行计算机仿真.最后用一个实例,单象限降压型电路(Buck电路)的仿真,说明了这种方法在实际应用中的可行性和有效性.     

一种基于时延和功耗双重优化目标的布局算法

针对标准单元模式的超大规模集成电路布局问题,提出一种新的基于时延和功耗双重优化目标的布局算法.在以优化时延为目标函数的布局结果基础上,进一步降低芯片的功耗特性,并通过算法设计较好地解决了两者优化方向的一致性.通过标准单元测试电路的实验结果表明,该算法在时延及功耗优化方面综合性能良好.     

高性能低功耗逻辑电路—MOS电流模逻辑

本文介绍了一种高速低功耗逻辑电路:MOS电流模逻辑电路(MCML),该电路以其独特的差分结构及恒流源偏置方式,在高频电路及数模混合电路中表现出了低电压低功耗及高抗噪的特性,可作为高频应用中新一代高性能低功耗集成电路芯片。     

Ultralow-power organic complementary circuits

The prospect of using low-temperature processable organic semiconductors to implement transistors, circuits, displays and sensors on arbitrary substrates, such as glass or plastics, offers enormous potential for a wide range of electronic products. Of particular interest are portable devices that can be powered by small batteries or by near-field radio-frequency coupling. The main problem with existing approaches is the large power consumption of conventional organic circuits, which makes battery-powered applications problematic, if not impossible. Here we demonstrate an organic circuit with very low power consumption that uses a self-assembled monolayer gate dielectric and two different air-stable molecular semiconductors (pentacene and hexadecafluorocopperphthalocyanine, F16CuPc). The monolayer dielectric is grown on patterned metal gates at room temperature and is optimized to provide a large gate capacitance and low gate leakage currents. By combining low-voltage p-channel and n-channel organic thin-film transistors in a complementary circuit design, the static currents are reduced to below 100 pA per logic gate. We have fabricated complementary inverters, NAND gates, and ring oscillators that operate with supply voltages between 1.5 and 3 V and have a static power consumption of less than 1 nW per logic gate. These organic circuits are thus well suited for battery-powered systems such as portable display devices and large-surface sensor networks as well as for radio-frequency identification tags with extended operating range.     

高灵敏度GPS接收机载波跟踪环路的设计优化与实现

基于高灵敏度GPS基带信号处理器, 设计优化并实现了GPS载波跟踪环路。为了提高跟踪灵敏度, 对鉴相器的性能、环路误差、环路参数进行了分析优化, 并采用锁频环辅助锁相环结构, 同时对于需要多个乘法器、除法器的模块采用分时共享技术, 降低了资源消耗减小芯片面积。用Verilog硬件描述语言实现了所设计的载波跟踪环路, 在ModelSim中完成了RTL级代码的逻辑和功能仿真, 搭建了FPGA开发板验证平台, 并使用GPS L1波段信号源进行性能测试。测试结果表明所设计的载波跟踪环路可达到25 dB-Hz的跟踪灵敏度。单通道载波跟踪环路基于SMIC 0.18μm工艺, Design Complier的逻辑综合面积为425555μm²。