基于555芯片的单稳态电路设计

555定时器集成芯片是一种集数模等多功能为一体的中规模集成功能电路,其具有电路结构简单、使用灵活方便等优点,被广泛应用到脉冲产生、整形、以及定时和延迟等自动控制电路中。本文在介绍了基于555定时器电路的单稳态触发器电路的逻辑组成和工作原理后,详细分析了基于555定时器集成芯片的照明触摸开关电路的实际设计技术要点和设计流程步骤。     

集成门极换流晶闸管驱动电路的研究

根据集成门极换流晶闸管驱动电路基本逻辑功能的要求，提出应用电子设计自动化技术和复杂可编程逻辑器件芯片实现高可靠性、单片化、灵活设计的方案，设计出一种采用了硬驱动和集成门极技术的集成门极换流晶闸管门极驱动电路．该电路具有结构简单，开关速度快，可靠性高，增加保护电路和测试电路方便等优点．电路仿真结果表明，开通时门极电流可在2μs内迅速达到200A左右，关断时电流门极电流可在4μs内抽取400A左右，符合集成门极换流晶闸管开通和关断时的特性要求．     

多功能汽车电压调节器电路及其芯片设计

提出一种用于汽车发电系统电压调节的新型电路结构，论述了该电路的基本工作原理，着重分析了电路中心中心处理单元的工作机理，对电路的集成芯片设计进行了讨论，并给出了由该芯片电路构成的电压调节器装置的主要性能。     

多功能汽车电压调节器电路及其芯片设计

提出一种用于汽车发电系统电压调节的新型电路结构．论述了该电路的基本工作原理，着重分析了电路中中心处理单元的工作机理．对电路的集成芯片设计进行了讨论，并给出了由该芯片电路构成的电压调节器装置的主要性能     

基于大规模PLD器件的接口电路设计

为了提高微机系统的集成度并实现微机系统的功能重构 ,利用大规模可编程逻辑器件集成度高及用户可编程等特点 ,借助EDA工具 ,设计了基于大规模可编程逻辑器件的微机系统接口电路。设计实例表明 ,不仅可将多个接口电路的功能集成在同一块芯片上 ,而且可重构接口电路的功能。     

用ISP技术实现的数字通信系统同步电路

本文给出了一种由全数字电路构成的,用先进ISP技术实现的数字通信系统同步电路,详细介绍该电路的工作原理,并给出了在ispEXPERT SYSTEM下的仿真结果和下载在ISPL1032芯片的电路。该同步电路实现了全数字化,整个电路集成在一个ISPL1032芯片内,为实现通信系统全数字化,用超大规模技术实现创造了基础。     

高密度小型温盘驱动器伺服码刻写的研究

讨论了嵌入式伺服的码型，组成及相应格式与算法，对用传统芯片进行硬件设计的伺服编程电路的工作原理，寻道机理进行了阐述，提出了用ＣＬ－ＳＨ２６０大规模集成芯片进行伺服码编程电路的设计新方法。     

高密度小型温盘驱动器伺服码刻写的研究

讨论了嵌入式伺服的码型、组成及相应格式与算法，对用传统芯片进行硬件设计的伺服编程电路的工作原理、寻道机理进行了阐述，提出了用ＣＬ－ＳＨ２６０大规模集成芯片进行伺服码编程电路的设计新方法     

一种用Bi-CMOS技术实现的模糊控制器

提出一种新型的用Bi-CMOS技术实现的模糊控制器，该模型控制器隶属函数产生电路、取小运算电路和解模糊化电路，隶属函数产生电路可编程输出多个非线性函数，解模糊化电路采用归一化电路实现法运算，该模型控制器是可集成在一块芯片上的高速、低功耗系统。     

PCI总线接口设计及其专用芯片应用

介绍了PCI总线结构和接口开发背景，并对专用接口芯片S5933芯片的工作原理，功能特点进行了分析，自行开发了一个具有实用价值的接口电路，该接口电路使用了可编程逻辑，FIFO存储等技术，既可以进行I／O操作，也可以通过DMA操作来传输高速的大容量数据，解决数据传输的瓶颈问题，应用结果表明，该电路工作稳定，性能突出，具有较高的性能价格比。     

基于S7-1200AD采样的高效数字滤波算法的设计与实践

针对西门子S7-1200PLC的AD采样过程中,因外界干扰、传感器采样数据扰动等原因导致的采样数据抖动问题,基于最小均方(LMS,least mean square)原理,设计了一种改进型加权平均数字滤波算法。在1200PLC中通过SCL语言编制对应的滤波算法程序,对AD采样的数据进行数字滤波。通过设计强干扰环境下的AD采样实验证明:该数字滤波算法高效、可靠,采样数据稳定、准确。     

12位AD转换器MAX1246/MAX1247的原理及应用

ＭＡＸ１２４６／ＭＡＸ１２４７是ＭＡＸＩＭ于１９９７年最新出品的１２位串行输出Ａ／Ｄ转换芯片．具有工作能耗低、采样、转换速度快、精度高、接口逻辑简单以及灵活的可编程控制模式等优点．详细分析和说明了该芯片的工作原理、特点及注意事项     

3C融合和三网融合——国际消费电子技术未来发展趋势

3C指的是计算（Computer）、通讯（Communication）消费类电子产品（ConsumerElectrics）。3C融合即利用数字信息技术激活其中任何一个环节，通过某种协议使3C的三个方面实现信息资源的共享和互联互通。三网融合指通过技术改造，能够提供包括语音、数据、图像等综合多媒体的电信网、计算机网和有线电视网三大网络的物理合一，其中，目前以通信业务为主。“三网融合”为“3C融合”全业务创造了良好的发展机遇。     

Design and Implementation of Single Chip WCDMA High Speed Channel Decoder

A memory and driving clock efficient design scheme to achieve WCDMA high-speed channel decoder on a single XILINX' XVC1000E FPGA chip is presented. Using a modified MAP algorithm, say parallel Sliding Window logarithmic Maximum A Posterior (PSW-log-MAP), the on-chip turbo decoder can decode an information bit by only an average of two clocks per iteration. On the other hand, a high-parallel pipeline Viterbi algorithm is adopted to realize the 256-state convolutional code decoding. The final decoder with an 8×chip-clock (30.72MHz) driving can concurrently process a data rate up to 2.5Mbps of turbo coded sequences and a data rate over 400kbps of convolutional codes. There is no extern memory needed. Test results show that the decoding performance is only 0.2～0.3dB or less lost comparing to float simulation.     

用HD38880语音合成芯片构成的汉语合成器

数字语音合成技术作为语音智能的一部分有着广泛的应用前景,它是利用语音的参数模型,从语音信号中提取若干个参数,存放在固定的内存中,再生时用语音合成芯片还原成语音的,我们的工作是将日语专用的语音合成芯片HD38880移植到汉语上来,获得了满意的效果。本文介绍的汉语合成器是用合成芯片 HD38880以及参数EPROM 等少量硬件制成,合成声音清晰自然,且具有体积小結构简单的特点,在仪器仪表语音智能化、计算机自动应答等方面都可以应用。汉语合成器中参数EPROM的制作直接影响合成声音的自然度。文中将对参数EPROM的研制过程,汉语合成器的硬件結构和软件流程作详细描述,同时对其应用实例“报时时钟”作简要介绍。     

HDTV中的小数倍细频偏和采样钟偏移估计

研究了高清晰度数字电视(HDTV)中的频率同步及采样钟同步技术．对其中的小数倍频偏和采样钟偏移估计做了算法仿真分析，结合实际工程应用提出一种适用于数字视频地面广播(DVB-T)编码的正交频分复用(COFDM)调制系统的小数倍细频偏和采样钟偏移联合估计算法．并提出了相应的现场可编程门阵列(FPGA)实现方案，设计出的硬件电路经国家高清电视总体组(TEEG)的HDTV功能样机调试证明了该算法的易实现性和优良性能．     

CORDIC算法在软件无线电中的应用

数字下变频技术是软件无线电的关键技术之一，其主要功能是把信号搬移到更低的频率上，将宽带高速数据流信号转变成窄带低速数据流信号，以便实时信号处理．研究了一种产生正弦和余弦而无需大量查询表的方法——CORDIC算法（坐标旋转数字计算）．此算法的优点在于它不但替代了巨大的查询表，而且4个乘法器也不需要了，这是由于CORDIC算法可以用于实现复数的复相位旋转．这种方法能有效提高信号处理效率，减小硬件设计的代价，并通过仿真证明该方法的高效性．     

高锁定范围半盲型过采样时钟数据恢复电路设计

采用标准0.18 μm CMOS工艺,设计了一种高锁定范围的半盲型过采样时钟数据恢复电路.该时钟数据恢复电路（Clock and Data Recovery,CDR）主要由鉴频器（Frequency detector,FD）、多路平行过采样电路、10位数模转换器（Digital To Analog Converter,DAC）、低通滤波器（Low Pass Filter,LPF）、多相位压控振荡器（Voltage Controlled Oscillator,VCO）等构成.该CDR电路采用模数混合设计方法,并提出了基于双环结构实现对采样时钟先粗调后微调的方法,并且在细调过程中提出了加权调相的方法缩短采样时间.仿真结果表明,该CDR电路能恢复1.25～4.00 Gbps之间的伪随机数据电路,锁定时间为2.1 μs,VCO输出的抖动为47.12 ps.     

Real-Time Implementation of an Efficient Speech Enhancement Algorithm for Digital Hearing Aids

Introduction Speech enhancement is necessary in digital hearing aids since ambient noise may prevent speech percep-tion by hearing-impaired listeners, especially when the speech is greatly corrupted by background interference. This paper mainly deals with…     

基于FPGA的双边沿触发实现

数字系统的时钟树走线最长,连接器件最多。单边沿触发的数字系统冗余的时钟边沿跳变必带来不容忽视的功率浪费。针对FPGA/CPLD中触发器均是单边沿触发的特点,用延时法、单稳态触发器法与采样法对时钟进行倍频处理,实现了系统的双边沿触发。在同样的时钟触发下,系统功耗大大降低,且系统数据处理速度提升一倍。