基于Wishbone总线结构的情景式IP核测试方案

随着集成电路技术的发展,IP核复用成为集成电路SOC设计的主流．该文通过对广泛应用于SOC设计中的Wishbone总线体系结构和国际上常用IP核测试方法的研究,提出一种基于Wishbone总线结构的情景式IP核测试方案．通过对该方案应用于实际项目后所产生实验数据的分析,证明这种IP核测试方案能大大降低系统层测试难度,加快系统层设计速度,并能显著提高测试激励效率和可观电路结构测试覆盖率．     

SOC测试调度控制器设计

在对SOC测试时,SOC测试结构的核心部分是测试访问机制(TAM)和测试调度控制器.文中设计了一种新颖的基于测试总线的SOC测试调度控制器.用户通过上位机给控制器发出指令,使IP核处于不同的测试模式,提高了测试的灵活性.控制器可以通过对测试总线的配置实现多个IP核的并行测试,大大缩短测试时间.实验结果表明,该方案设计合理,可以高效地完成IP核的测试任务.     

一种时间优化的NoC低功耗测试调度方法

基于NoC重用的测试方法由于受到channel等资源的限制,测试调度问题变的非常复杂.为此提出了一种测试调度方法,综合考虑时间和功耗因素,在所有核并行测试时间最短的前提下,选取总体测试代价最小的I/O端1:2位置和IP核调度顺序.实验结果表明,本方案有效地降低了NoC的总体测试时间和功耗,提高了并行测试效率.     

基于组合测试技术的JavaEE多层框架的测试方法

提出了利用组合测试技术对JavaEE多层框架结构应用程序的测试方法，设计了针对JavaEE的Web应用软件的测试框架和工作流程，并利用错误注入技术对组合测试方法进行了检验。结果表明所提出的方法是有效的。     

一种实现NGOSS分布式自动化测试的方法

为了测试复杂的新一代运营软件和系统(NGOSS),对NGOSS的体系架构和现有的分布式自动化测试方法进行了研究。针对NGOSS的特点,综合现有的分布式自动化测试方法理论,提出了一种适用于NGOSS的分布式自动化测试方法(DATS),该方法主要利用开源的软件测试自动化框架/执行引擎(STAF/STAX)实现测试用例与测试框架的分离,自动分发并执行测试用例,监控运行过程以及自动收集测试结果和日志,最后由测试代理机发送结果和日志到控制中心,显示给开发和测试人员。该方法解决了测试工具的跨平台性差、可扩展性低、软件缺陷追踪难及日志管理复杂等问题。通过原型系统验证了该方法的有效性。     

IDS主动测试和被动测试相结合测试方法的研究

介绍了目前常用的主动测试和被动测试两种IDS测试方法,分析了各自的优势与不足.单一使用主动测试方法或被动测试方法都存在一定的局限性,提出了一种主动测试和被动测试相结合的测试方法.以NIDS测试为例对该测试方法的应用进行了具体研究和实践,结果表明该方法充分利用两种测试方法的优势提高了IDS测试的准确性.     

系统芯片测试调度模型及其调度算法

系统芯片的设计是基于IP核的设计,整个芯片的测试包括各个IP核和粘合逻辑的测试.根据测试基准模型ITC02建立了系统芯片测试调度模型,该模型假定系统芯片的每个模块有若干个可供选择的测试资源,已知使用每个测试资源所完成该测试的时间和功耗.在最大功耗约束下,提出了一种通用的测试调度算法,并针对构造的基准电路,给出了该调度算法的实现结果.     

一种基于测试序列失败树的动态测试方法

针对传统的测试方法按照静态的顺序执行预先生成的固定测试集，而实际测试范围可能被缩小，同时测试结果受到测试序列间、测试序列内的影响等问题，提出了一种构造测试序列失败树（TSFT）并用其指导动态测试的方法．该方法考虑到了测试序列之间的相关性和已测结果对后续测试的影响，通过TSFT指导测试序列的动态执行，同时还考虑了引导序列和验证序列对测试结果的影响，在避开TSFT的前提下，可在引导序列和验证序列集合中进行搜索和替换，动态地生成新的有效测试序列．实验结果表明，所提方法避免了一些重复测试以及错误转换对正确转换的测试结果的影响，较明显地提高了实际的测试效率和测试覆盖率．     

多模块消息传递的自动化测试框架设计与实现

针对含有用户界面、配置等多个模块之间需要进行一系列交互才能共同完成设计功能的软件系统的测试方法进行研究,提出了一种能够有效完成模块内以及模块间自动化测试的测试框架,本设计不仅可以对不同模块做到较好的测试覆盖,而且可以在无需重新编译或修改测试模块的前提下,完成针对多模块之间配合关系的自动化测试。     

非确定性系统的动态测试过程

针对非确定性系统,提出一种新的相容性测试方法．即扩展〔１〕中所提出的对确定的有限状态机进行动态测试的方法,使之可应用于非确定的带标记转换系统．与以往方法相比,该方法可获得更符合实际的测试结果．     

MCS-51中串行口IP的设计

该文介绍了一种串口的内部结构及其模块化实现，并结合具体工作方式给出了仿真结果，在文章的最后讨论了可综合的编程风格和在设计中遇到的问题及其解决方法．该文设计的串口IP已经结合其它IP做成了一个SOC系统，并成功地通过了FPGA的测试．     

基于SOC中处理器核的串扰故障激励检测

有效地给出了一种新的基于软件自测试的串扰故障渐进式激励检测模型实现,这种基于软件自测试的检测方案是利用SOC中的处理器核的计算和处理能力来产生激励矢量,对串扰故障进行激励并对测试响应进行分析。为了提高测试速度,还提出了一种对IP核透明化处理的测试结构,该测试结构在增加较少额外硬件开销的前提下,极大地减少了测试时间。同时,这种改进的测试结构也满足串扰故障激励检测的实时、并行的要求。     

无线传感器网络地址重构硅知识产权核

在基于Zigbee协议的无线传感器网络中采用少数字节固定表示节点地址,由于地址不够分配,就会出现地址缺乏．为实现无线传感器网络节点中地址的灵活调整,适应片上系统集成化的需求,解决无线传感器网络中地址不够分配的问题,提出了无线传感器网络地址重构硅知识产权（IP）核．描述了无线传感器网络地址重构IP核的数学求解模型．应用模块化分割技术采用硬件描述语言,在电子设计自动化（EDA）中综合实现了地址重构IP核．仿真结果表明,所完成的地址重构IP核可以满足无线传感器网络节点地址的灵活预置调整．为无线传感器网络节点单芯片系统的地址重构集成化提供了意义．     

基于局域网的通用考试系统的设计与开发

提出了一种新的基于局域网的通用考试与评分的框架系统,研究了其用户需求与开发环境、通用试题的特点、框架系统的数据关系及面向对象的方法,对它的5个子系统进行了分析和设计。测试结果表明基于局域网的通用考试系统界面友好,使用方便,安全保密,适用于不带听力题的各种试题。     

一种I2C主控器IP核的设计与FPGA实现

介绍了一种I^2C主控器件IP核的系统结构确定、模块划分、系统仿真方法及综合过程，在Xillnx公司的SpartanⅡ FPGA上实现了设计，并使用软逻辑分析仪观测I^2C核工作的过程，最后与微处理器核协同进行板级测试，证明所得到的用Verilog HDL语言编写的IP核能够用于SOC（系统芯片）的构建。     

以8051为核的SOC中的万年历的设计

简要介绍了片上系统（SOC）的设计方法和发展状况．重点讨论了以DW8051单片机为内核的SOC中的万年历电路的设计．给出了该万年历的功能、嵌入到DW8051的方法、电路结构和模拟仿真结果．     

集成电路设计产业产品创新趋势研究——国际片上系统（SOC）IP核发展现状及对策分析

基于国际集成电路设计产业的分析，系统阐述了国际SOCIP核的发展状况，指出SOC设计将是集成电路设计企业技术创新的发展方向。提出了一些国际SOCIP核发展的对策，包括口核标准化、SOC技术平台开发及加强与Foundry的合作。     

竖向荷载对RC框架动力检测参数影响的试验研究

通过对不同工况下三跨两层平面框架结构的检测实验,对比分析了恒载对框架结构动力检测参数的影响问题,得出了恒载对一般框架结构的检测刚度和检测频率有较大影响的结论,建议在多层框架结构的新建设计以及实测鉴定中也应考虑重力二阶效应的影响.     

基于可重用IP的SOC设计方法学的研究

介绍了当前国际集成电路领域在进行百万门以上的芯片设计时广泛采用的基于IP核的SOC设计方法.在研究可重用IP核及其在SOC设计中应用的基础上,给出了一种SOC设计的具体流程.研究认为,要满足设计进度和设计成功率,在进行SOC设计时,遵从规范、应用科学的设计方法是成功的前提.文后对SOC设计发展趋势作了较为详细的分析.