MPP系统芯片体系结构技术的发展

首先讨论芯片体系结构的演变,然后,分析3种计算模式的MPP系统芯片体系结构,在此基础上,提出统一改变的阵列处理器体系结构,同时实现了数据并行算法与非数据并行算法编程的简单性、高效性与通用性.     

基于混沌映射的图像加密硬件实现结构

为了使图像加密硬件化和实用化,针对图像加密系统所需的置换、替代和扩散3种基本要素,提出了一种采用双RAM连接,加/解密过程多轮次、可复用的硬件实现结构.该实现结构通过地址产生器得到置换地址,与地址计数器配合完成像素的位置置换;通过灰度扩散与像素替代单元完成灰度的扩散与替代.验证中采用广义猫映射进行像素位置置换,将单向耦合映射格点用于像素的替代,并与灰度扩散相结合,两种混沌映射多轮次交替使用.分析和实验证明,该结构具有复用性好、吞吐率高且面积节约等特点.现场可编程门阵列验证表明,在200 MHz时钟频率下,进行4轮加/解密时的吞吐率分别达到4.17 Mbyte/s 和3.85 Mbyte/s.     

基于仿真的功能级边界扫描测试码自动生成

分析了用边界扫描测试结构实现芯片功能级测试的方法，提出了一种基于逻辑电路的仿真波形生成电路功能级边界扫描测试代码的方法．利用该方法生成的边界扫描测试矢量可以完备地描述逻辑芯片的功能，从而对数字逻辑电路实现完备、高效和廉价的功能测试．     

基于动态规划的自动向量化方法

由于SLP自动向量化算法使用的启发式策略会丢失一定的向量化机会,本文提出一种基于动态规划的自动向量化方法DPSLP,该方法采用比SLP更加激进的策略在基本块内寻找候选的SIMD指令分组,依据动态规划方程计算指令分组的代价并从众多指令分组中选择最优的分组进行向量化转换.实验结果显示,DPSLP与SLP相比测试程序的运行时间平均减少了8%,静态指令代价平均减少10%,平均向量宽度增加66.4%.      

基于微机的边界扫描测试主控系统的设计

分析了边界扫描测试技术的工作机制对测试主控系统的功能需求，提出了一种基于微机PCI总线的低成本边界扫描测试主控系统的硬件设计方案，该系统以PC机为平台，以用CPLD器件实现的JTAG主控器生成满足IEEE1149．1协议的边界扫描测试信号，并用普通的SRAM实现存存器共享，仿真表明，该系统产生的测试信号完全满足IEEE1149．1协议的时序要求，可用于IC和PCB的边界扫描测试，以及改进边界扫描测试的研究和实验。     

计算机小型化技术思考

本文主要讨论了以芯片制造技术为基础的计算机小型化技术。     

一种有权和计算ASIC的优化设计方法

有权和计算是数字信号处理中一种基础的计算模式.为了实现有权和计算ASIC的AT2的优化,研究了一种优化有权和计算中加法次数的方法.实验结果表明,采用研究的优化设计方法后,低通滤波有权和计算的加法操作次数平均可降低24%.     

基于卡尔曼滤波器的背景抑制及小目标检测

提出了一种采用卡尔曼滤波器作为杂波背景预测器的小目标检测方法，相比较于传统的梯度下降算法，该方法充分利用了假设的杂波图像模型，并且算法中也没有影响检测性能的步长参数，因而具有更好的检测性能，实验表明，该方法能有效地抑制杂波，并同时增强小目标的信号。     

一种改进的SRAM并行BIST电路设计

对系统嵌入式存储器进行测试是非常重要的,内建自测试(built inself test,BIST)方法是系统工作期间测试存储器的有效方法。基于存储器透明(Transparent)测试的TRSMarch算法,提出了一种改进的SRAM并行透明测试BIST接口电路。该电路适应不同大小的存储器,执行测试并响应测试中断,同时由于采用边界扫描单元,可以通过边界扫描结构(JTAG)对存储器进行有选择的测试。给出了相应BIST控制器的电路实现及其仿真结果。测试电路能实现TRSMarch算法,具有故障覆盖率高、硬件开销小的特点。     

华中科技大学简介(Ⅴ) -两院院士

裘法祖中国科学院院士 杨叔子中国科学院院士 熊有伦中国科学院院士 沈韫芬中国科学院院士 沈绪榜中国科学院院士 崔崑中国工程院院士 张勇传中国工程院院士 潘垣中国工程院院士 吴中如中国工程院院士 周济中国工程院院士 刘广润中国工程院院士