Niosll-IP下自定义高速串行接口的设计与实现

介绍了NiosII处理器的外设IP的设计方法,并详细介绍了用于多片FPGA间的命令、数据传输的自定义高速串行接口IP设计、验证和测试方法。该设计使用VerilogHDL语言完成硬件逻辑部分设计,对主从串行模块进行了详尽的协议设计,并编写了相关的驱动程序。实验表明该IP可被无缝整合到各种形式的SOPC嵌入式系统中。     

FPGA实现全彩色OLED动态视频显示控制

在分析有机电致发光显示器(OLED)显示方法和灰度实现方式的基础上提出了基于四分场的数字灰度方案.介绍了如何采用FPGA实现OLED视频显示控制电路的方法,分析了电路中各个模块的作用及整个电路的工作过程,并给出了仿真和电路测试结果.采用无间隔显示法实现16级灰度显示,使用FPGA由硬件描述语言(VerilogHDL)设计了控制电路,从DVI接口获取动态图像,并将LCD的驱动IC用于驱动AM-OLED,最后成功获得了能实时动态显示的5.1cm(2英寸)120×(160×3)全彩色AM-DLED显示屏显示,图像质量较好.     

基于FPGA的高速数据采集系统的电路设计

传统的高速数据采集系统设计方法是利用单片机和硬件FIFO对信号进行采集,但这种系统控制单一,且不易升级。FPGA电路逻辑关系清晰,芯片时延性小、速度快,且可用VHDL或VerilogHDL来描述其内部逻辑电路,便于修改和升级。如果在高速数据采集系统中采用FPGA控制器,将会极大地提高系统的稳定性与可靠性。本文设计了一个基于FPGA的高速数据采集系统,对其硬件电路部分进行了设计。     

基于FPGA芯片的音乐存储与回放系统实现

采用现场可编程门阵列FPGA芯片和VHDL硬件描述语言,以及层次化的自顶向下工程设计方法,实现了一个由数控分频器和四位拨码开关控制的可进行乐谱存储及演奏存储与回放的系统,研究表明,采用FPGA实现音乐存储与回放演奏系统是可行的,为各类多媒体大容量语音芯片系统设计开辟了一条新的技术方法.     

基于PCI的串行通信系统设计

本文以RS-422串行数据传输为例,介绍了基于PCI总线的串行通信系统的设计方法。在本系统中,PC主机产生需要传输的数据信号,通过PCI总线存储在信号发生卡的存储设备中,在FPGA的逻辑控制下,并串转换后以RS-422串行输出,然后在接收端对数据进行接收,并通过PCI总线将接收数据显示在PC机上。本文从硬件设计、FPGA设计两个方面详细阐述了通信系统的设计方法。     

基于FPGA的GPS信号频域捕获算法设计及其实现

GPS信号捕获是GPS接收机的关键技术,针对常用的GPS接收机中采用的串行滑动相关捕获技术速度慢的缺点,设计了基于FPGA的频域快速捕获算法.与传统的时域相关捕获算法相比,采用FFT技术的频域捕获算法可以快速捕获到多普勒频移及C/A码相位延时.同时使用了系统级建模工具System Generator设计快速捕获算法的FPGA硬件方案,并采用时分复用的方式使每次相关运算共用一个FFT核,节省了大量的硬件资源.     

基于FPGA的脉冲均分插补器的设计与实现

设计了一种硬件插补器的结构,基于FPGA技术,运用硬件描述语言VerilogHDL语言,实现了硬件插补功能。结合均分插补算法,得到了均匀的输出脉冲,解决了插补脉冲不均匀的现象。选用Altera公司的cycloneII系统的器件进行了下载,硬件实现了均分的DDA插补器。并且各轴的精插补模块之间完全独立,容易在多轴联动的数控系统中实现。     

基于原模图LDPC码的联合信源信道译码器的硬件实现

采用FPGA(field programmable gate array)设计基于原模图低密度奇偶校验(low density parity check,LDPC)码的联合信源信道译码器,信道部分和信源部分都是由原模图LDPC码组成.在原模图LDPC码联合译码器的硬件实现架构中,通过2步循环扩展得到了适合硬件实现的准循环原模图LDPC码,译码器信息的迭代更新采用TDMP (Turbo decoding message passing)分层译码算法,采用的归一化最小和算法使得P-JSCD(photograph-based joint source and channel decoding)具有部分并行结构.最后,为了降低资源消耗和译码延迟,采用了提前终止迭代策略.基于FPGA平台的硬件实现结果表明,该联合译码器的译码性能非常接近相应的浮点算法,并且最大时钟频率达到193.834 MHz,吞吐量为24.44 Mbit/s.     

入侵检测中字符匹配系统的FPGA实现

在入侵检测系统中,由于基于软件的字符匹配系统受处理器性能与软件串行执行等因素影响,处理速度有限,故设计并实现了基于FPGA的字符匹配系统.以硬件电路的实现方式提升处理性能,并采用了适合于FPGA运算的XORHash算法快速计算地址,从地址中取数据进行匹配,并实现数据的并行处理.通过在原有入侵规则实现逻辑上进行修正,实现规则的更新,通过预处理对冲突的模式串单独匹配解决了冲突.实验结果显示,系统的数据处理能力达到了129Gbps,为软件方法的35倍以上.当处理更多Snort规则时,系统吞吐量不受影响,资源的消耗增加很少.     

基于FPGA的GPS接收机跟踪环路设计与实现

为提高GPS基带芯片跟踪环路的性能,提出一种基于FPGA跟踪环路的具体设计与实现方案.研究了GPS接收机跟踪环路的基本原理,在分析现有算法的基础上,采用锁频环辅助锁相环、动态码环和载波环辅助码环策略,利用Xilinx公司FPGA软硬交互工作方式的优点,在一片FPGA芯片上实现整体方案.该设计方案可提高系统的运行效率,节省系统资源,降低硬件成本.试验结果验证了其可行性与有效性.     

DVB-S2系统中LDPC编码的FPGA实现

分析了DVB-S2中LDPC码的特点,给出了一种面向FPGA的LDPC码编码实现方案,并采用Verilog HDL语言在Virtex 4 xc4vlx60芯片上实现了该编码器的设计,设计采用多个BlockRAM存储校验位,实现了与同一信息位关联的所有校验位的并行处理,提高了编码速度。综合结果表明：该编码器的吞吐量约为49.95 Mbit/s,在占用资源较少的情况下满足了DVB-S2标准的要求。     

基于FPGA的信号存储控制器的设计

提出一种基于FPGA的数字信号存储控制器的设计方案,并详细设计了其内部各功能模块的工作流程,利用硬件描述语言Verilog HDL对各功能模块进行编程,并进一步完成综合和仿真等工作对其进行验证,最后的结果表明该控制器不仅结构简洁、占用硬件资源较少,而且能够完成总体的设计要求,另外,本设计还在系统外部增加了监测模块,对系统运行情况进行实时的监视,保证系统运行的可靠性。     

基于自制SOPC平台的图像空间变换实验设计

介绍了上海大学通信与信息工程学院专业实验中心设计制作的SOPC嵌入式开发平台及其配套Cyclone FPGA选件的硬件电路设计与图像空间变换实验设计。该SOPC平台基于可编程片上系统技术完成视频信号采集与输出显示,而与之配套的Cyclone FPGA选件电路完成嵌入式图像空间变换处理。实验设计利用Verilog硬件描述语言在QuartusⅡ开发环境中进行编程调试,最终给出并分析了图像变换实验结果。该系列实验验证了基于FPGA的嵌入式数字图像处理可行性,是相关课程的辅助实验。     

基于FPGA的8E1时隙交换的数字交叉IP核的实现

提出了一种基于现场可编程门阵列（FPGA）的数字交叉IP核的设计方法。整个设计使用自顶而下的方 式,VerilogHDL进行描述,并给出了硬件的实现。仿真结果表明：该交叉IP核可以实现256×256无阻塞交 叉矩阵。此法简单,高效,非常适合中小规模的交叉矩阵实现。     

边缘检测方法在线阵CCD大坝位移计中的应用

根据大坝变形监测的实际需求,采用先进的CCD以及FPGA技术,设计了用于大坝水平位移监测的高精度位移计．根据线阵CCD的特性,论述了利用平行光源进行测量的结构及原理．通过对CCD图像进行数字化,采用数字的高斯滤波及边缘检测算法对CCD图像进行像元级的边缘定位．在实验中运行了FPGA作为处理部件,采用VerilogHDL对处理算法进行逻辑设计,通过论证,系统具有很高的测量精度以及集成度．     

基于FPGA的VGA图像控制器的设计与实现

VGA（视频图形阵列）是一种标准的显示接口，伴随着嵌入式系统的迅速发展，尤其是高速图像处理的发展．埘可以将实时图像处理进行显示有了更多的需求．这里依据VGA接口原理采用了Verilog HDL语言对Altera的Cyclone系列FPGA（现场可编程门阵列）进行了设计，并验证了结果。通过采用FPGA设计VGA接口可以将要显示的数据直接送到显示器，节省了计算机的处理过程，加快了数据的处理速度，节约了硬件成本。     

基于FPGA并行分布式算法的FIR滤波器的实现

采用FPGA实现FIR数字滤波器硬件电路的方案,基于只读存储器ROM查找表的并行分布式算法,设计文件采用Verilog HDL语言进行描述.该设计方案在MAX PlusⅡ上进行了实验仿真和时序分析.结果表明:它克服已有软件和硬件难以达到的对信号处理缺陷,既具有实时性,又兼顾了一定的灵活性,完全可以达到实际应用的要求.另外,对优化硬件资源利用率、提高运算速度等工程实际问题也进行了探讨.     

基于FPGA的VGA图像控制器的设计与实现

VGA（视频图形阵列）作为一种标准的显示接口得到广泛应用。依据VGA显示原理,利用Verilog HDL作为逻辑描述手段,设计了一种基于现场可编程器件FPGA的VGA接口控制器。与传统设计相比,增加了光标处理器,便于与嵌入式系统扩展。在使用FPGA的嵌入式系统中能代替VGA的专用显示芯片,节约硬件成本,节省计算机处理过程,加快数据处理速度。