基于少子寿命测量研究晶硅电子态缺陷

基于瞬态微波光电导少子寿命测试仪和MATLAB编程研究了确定硅片的复合中心浓度和陷阱中心浓度的方法。利用瞬态微波光电导少子寿命测试仪,我们测量了硅片的少子寿命及微波光电导瞬态电压信号随时间的变化特性。根据已知的注入水平和相关复合参数,建立少子寿命与复合中心浓度的关系,我们得到硅片中的复合中心浓度。利用瞬态电压信号的时间变化特性与非平衡载流子浓度的时间衰减特性的关系,我们得到非平衡载流子浓度随时间的衰减曲线。结合非平衡载流子时间衰减特性曲线和陷阱模型表达式,利用MATLAB软件进行数值拟合得到了硅片的陷阱中心浓度。     

用C-V特性三点法测量表面电荷的原理和应用

本文提出一种利用MOS结构C—V特性测量Si—SiO_2介面固定表面电荷和可动离子的新方法。此方法的特点是:(1)不需要x—y函数记录仪;(2)测量程序简单,可快速求值;(3)测量结果准确,故最适宜作MOS集成电路工艺或平面工艺的监控手段。     

应用DLTS技术研究磷处理对Si_SiO_2界面态的影响

本文应用DLTS(深能级瞬态谱)技术研究磷处理对Si—SiO_2界面态密度和停荻截面的影响.给出了(100)晶向n型硅MOS结构的实验结果.     

薄层SOI场pLDMOS击穿机理研究

为了解决薄层SOI(silicon-on-insulator)场LDMOS(laterally diffused metal oxide semiconductor)击穿电压偏低,容易发生背栅穿通的问题,提出一种基于场注入技术的薄层SOI场pLDMOS(p-channel lateral double-diffused MOSFET).通过建立该场pLDMOS的穿通机制数学模型,分析了其4种击穿机理:背栅穿通、沟道横向穿通、横向雪崩击穿和纵向雪崩击穿.仿真结果表明,场注入技术穿过厚场氧层向下注入硼杂质,通过控制注入能量和体区浓度获得浅结深,从而提高器件对背栅穿通的抵抗力;优化的沟道长度和埋氧层厚度分别消除了沟道的横向穿通和纵向雪崩击穿;双层场板结构调制器件表面电场分布,避免了器件过早地横向雪崩击穿.在优化器件相关结构参数和工艺参数基础上,成功基于1.5 μm厚顶层硅SOI材料研制出耐压300 V的场pLDMOS.相比较于常规厚层场pLDMOS器件,顶层硅厚度由大于5μm减小到1.5 μm.     

激光损伤硅片背面对微缺陷的吸除效果

本文研究了cwCO_2激光器照射硅片背面产生辐射损伤对微缺陷的吸收效果:对MOS界面特性的影响,对表层少子寿命的影响,对PN结漏电流、晶体管电流放大系数h和击穿电压BV_(ce0)的影响:对集成电路成品率的影响。结果表明,这种方法能有效地吸除金属杂质和微缺陷,能显著提高少子寿命、改善Si/SiO_2的界面特性、降低PN结的漏电流、提高击穿电压和晶体管小电流放大系数,使KD45的成品率提高50％,     

Cu/SiO2结构单元在阻变效应中形成导电通道的模型分析*

通过建立一个模型,简单地讨论了Cu/SiO_2结构单元在阻变效应中形成导电通道的临界电压特性。该模型考虑了Cu离子在SiO_2薄膜的迁移扩散和Cu离子在薄膜内引起的空间电荷效应,同时考虑了电子电导机制。模型的计算表明,薄膜的结构参数(厚度、电极功函数、掺杂等)对导电通道的形成过程有很大的影响,其临界电压随薄膜厚度和电极功函数的增加而增大,而随Cu离子掺杂浓度增大而减小。这一结果对未来存储器件的性能设计和制造具有一定的指导意义。     

采用肖特基二极管测量外延层杂质分布

气相化学反应的硅外延生长,被广泛地用来制造半导体集成电路、晶体管及其它各种半导体器件。硅外延生长的电阻率或杂质浓度对于上述应用的电学参数影响很大,如击穿电压、收集极串连电阻都是由它直接决定的。另外,新发展起来的超高速逻辑电路等则要求外延生长层在3μ左右,所以更必须注意埋层的反扩散、自身掺杂等影响引起的外延层深度方向的杂质浓度分布。 目前,我厂采用的半经验的三探针法是利用点接触二极管击穿来测量外延层电阻率的。这一间接地决定杂质浓度的方法虽然是非破坏性的。但是,不准确,无法测量外延层较薄的片子,而且它测出的只…     

槽栅结构SiC材料IGBT的仿真及优化分析

运用半导体物理理论和功率器件模拟软件（SILVACO-TCAD）,研究了新型宽禁带材料SiC槽栅结构IGBT功率半导体器件的电学特性,模拟了不同厚度和掺杂浓度漂移层和缓冲层的IGBT器件的阈值电压、开关特性和导通特性曲线,并分析了漂移层和缓冲层厚度及掺杂浓度对电学特性的影响。结果表明,当SiC-IGBT功率器件漂移层和缓冲层厚度分别为65 μm和2.5 μm,掺杂浓度分别为1×10¹⁵和5×10¹⁵cm^-3时,得到击穿电压为3400 V,阈值电压为8 V。     

MOS结构的雪崩热电子界面效应

本文研究了电子束蒸铝MOS结构的热电子雪崩注入的界面效应。硅表面雪崩产生的热电子注入到SiO_2—Si界面,可能产生界面态和界面正电荷,并使Si表面少数载流子寿命减低,致使△V_(FB)—t关系发生倒N形迥转效应。文中还研究了温度和注入电流密度等对热电子界面效应的影响;选择合适的雪崩注入条件,可降低界面效应。     

用MOS结构高频C—V技术测量Si—SiO_2系统可动电荷

本文介绍了MOS结构中Si—SiO_2系统可动电荷的一种测量方法—温度—偏压法(简称B—T法)。给出用MOSC—V技术测量Si—SiO_2系统可动电荷的原理和分析方法,对测量中出现的问题作了定性的分析。该测量方法具有简单易行、直观性强、计算方便等优点。适用于工厂中做一般的工艺监控。     

500 V高压平面功率VDMOS场效应晶体管结构参数优化

击穿电压是VDMOS器件的重要构造参数之一,它和漏极最大电流IDMAX一同限制了该器件的运转范围.由于击穿电压的范围随功率器件运用范围的不同而出现较大差异,故本文利用Silvaco-TCAD的仿真平台对设定击穿电压为500 V的VDMOS进行结构参数设计与优化.首先对VDMOS设计出合适的外延层参数即外延层掺杂浓度NB和外延层厚度W_e;然后用ATHENA软件对VDMOS进行工艺仿真,得出结果:对VDMOS进行提取的各结构参数与预计相符;最后又通过ATLAS软件对VDMOS的转移特性,击穿特性及输出特性进行仿真,得到的阈值电压及击穿电压与所要求的数值吻合.因此,通过对500 V VDMOS结构参数的优化和改进,从而实现高性能VDMOS器件的高可靠性.     

用TSC技术对B~+注入SiO_2-Si系统硅表面深能级的研究

本文用MOS热激电流(TSC)技术研究了B~ 注入SiO_2—Si系统硅表面的深能级。讨论分析了MOS结构硅表面深能级TSC谱的性质,提出由TSC峰值I_p与偏压V_G的依赖关系来判别硅表面深能级的TSC峰。对B~ 注入的SiO_2—Si系统的TSC实验研究表明,硅表面深能级的位置由于B~ 离子注入及随后的高温退火发生变化,这可能是杂质一缺陷互作用的结果、     

从Si到快速热氮化SiO_2膜的雪崩热电子注入

本文报道了MIS电容从Si到快速热氮化SiO_2膜的雪崩注入电流、平带电压漂移和雪崩注入技术所使用的驱动信号参数三者关系的实验结果,同时结合电子陷阱、氮化工艺、界面陷阱和少子寿命等因素对实验结果作了解释和讨论。     

SnO2：F透明导电薄膜及其物理特性

本文中报道优质SnO_2:F透明导电薄膜的制备方法,通过对薄膜透射率和电导(方块电阻)的测量分析,研究薄膜特性与工艺条件的关系,探讨最佳工艺条件和薄膜形成规律。提出一种SnO_2:F 晶体缺陷结构模型,可以较好解释电导随 F掺杂浓度的变化结果。     

用深能级瞬态谱技术研究MOS结构界面态的分布

本文简述了深能级瞬态谱技术测量界面态分布的基本原理。在大量实验基础上给出典型MOS结构界面态分布的测试曲线与数据,对实验结果进行了有价值的分析。     

γ辐照对MOS结构中可动离子的影响

本工作利用TSIC和B-T测量研究了经~(60)Coγ射线辐照后MOS结构的SiO_2薄膜中可动离子能量状态和数量的变化。研究表明,辐照后SiO_2膜中可动离子的最可几陷阱能量下降,且离子总量大大减少。利用内建场增强离子发射模型和可动离子中性化模型对实验结果进行了讨论。计算表明理论与实验吻合较好。     

硅雪崩击穿冷微阴极的电子发射特性

制成高电子发射效率的稳定可靠的冷阴极是使真空微电子器件得以实现的关键。本文报导了硅超浅PN结雪崩击穿式冷阴极的结构和工作原理以及电子发射的测试结果。器件结构和工作原理冷阴极的基本结构如图1所示,图1中中心P~+N~(++)区是电子发射有源区。N~+环区为接触区。P~+和N~(++)区分别由硼和砷离子注入形成。硼注入条件为25KeV,1.5 E13cm~(-2)+60 KeV,1.5 E13cm~(-2)。硅片在B~+注入后放入900℃氮气中退火1小时,使硼离子得到有效激活。砷注入条件为10～12.5 KeV,5E14cm~(-2) ,注入后经1150℃、15秒快速热退火以使As离子得到有效激活而尽量减少杂质分布的变化。由此形成的N~(++)P~+结的结深约为300A。外加电压V_R通过N~+接触区和硅片底部加到N~(++)P~+结上。此外加电压极性使N~(++)P~+结反偏。当反偏电压V_R使N~(++)P~+结工作在雪崩击穿区时,     

肖特基结C~(-2)-V法测定n~ 埋层扩散后的n/p硅外延片表面杂质浓度

本文分析了样品中串、并联电阻及串联电容对测量结果的影响,导出了各种情况下肖特基结电容测量附加误差的表达式,进一步讨论了C~(-2)-V曲线的斜率(即表面杂质浓度)测量的附加误差。在Q表上用四种小讯号频率测量了TTL电路和某些线性电路外延片的C~(-2)-V曲线。对于外延层厚度约10μm、电阻率约0.5Ω·cm的样品,把频率降低到0.1MHz左右,表面杂质浓度测量的附加误差接近于零。     

用C—V法测量Si—SiO_2系统的产生寿命和表面产生速度

引言目前常用MOS 器件的C—V 特性测量Si—SiO_2界面特性,但是,无论用准静态C—V法或高频C—V 法,都难以测量由陷阱产生少数载流子的特性.为了测量陷阱的少数载流子产生率,曾发展了一些方法,但是,这些实验方法数据处理烦琐,不宜在生产中应用.在1977年以后,由J.G.Simmons 等发展了MOS 器件对三角形电压扫描的非平衡响应     

6H-SiC表面热氧化SiO2的正电子谱研究

本文将慢正电子湮灭多普勒展宽谱技术,应用于对SiC表面热氧化生长的SiO2特性的研究。S参数和W参数在退火前后的变化,直观的反映出SiO2/SiC表面氧化层中空位型缺陷浓度的改变。通过与SiO2/Si样品的对比,证实C元素及其诱生空位型缺陷的存在,很可能是影响SiO2/SiC氧化层质量和SiC MOS击穿特性的重要因素,后退火工艺可以提高SiO2/SiC中氧化层的致密性。实验表明,慢正电子湮灭多普勒展宽谱是研究热氧化SiO2特性的有效手段。