频率反馈环的分析

简单介绍了锁相环和脉冲控制锁相法的基本原理，进一步分析了锁相环的自捕捉能力、频率反馈环的构成、频差检波器的特性与参数等，结果表明用阶梯扫描加频率反馈环频率引导装置能使窄带锁相环在较短时间内在宽频率实现频率捕捉。     

基于数字锁相环控制的硅微陀螺仪驱动模态分析与实验

为了有效控制硅微陀螺仪的驱动模态,采用基于数字锁相环的相位控制方案对驱动信号振动频率进行跟踪控制.首先,分析了硅微陀螺仪驱动模态的特点,提出了一种数字锁相环控制驱动信号频率的方法;其次,阐述了基于锁相环的硅微陀螺仪驱动模态闭环控制原理,并分析了锁相环频率控制的稳定性;然后,对锁相环控制的驱动模态频率变化和跟踪情况进行了仿真,验证了驱动频率动态跟踪特性;最后,设计了一种基于锁相环的FPGA数字电路控制方案,并制作成实际电路,同时,对硅微陀螺仪驱动模态的开环谐振频率驱动和闭环频率驱动进行了对比实验.结果表明,当温度在-40～60℃内变化时,该控制方案能够保证驱动频率时刻跟踪驱动模态谐振频率的变化,且跟踪相对误差为2.5×10-5.     

电压控制LC振荡器设计

电压控制LC振荡器是如今使用非常广泛的一类电子器件，本设计选用西勒振荡电路作为VCO．只要改变二极管MMBV109两端的电压，即可改变VCO的输出频率。并且利用锁相环频率合成技术．采用大规模PLL芯片MC145152和其他芯片构成数字锁相环式频率舍成器，使输出频率稳定度进一步提高。     

一种新的频率合成方法

提出了一种新的频率合成方法，该方法的基本思想是，按照一种特定算法，对于每一个所需的输出频率，对数字锁相环的可程控反馈分频器设置一组不同的分频系数，以使环路鉴相器输出端干扰的频率与频率分辨率相互独立，从而便可同时获得高的频率分辨率和较大的环路带度。     

一种智能化锁相环频率合成器

面向移动通信系统设计了一种智能化锁相环频率合成器，运用了吞脉冲技术和锁相技术等技术，该频率合成器输出频率：１３８．０２５－１６７．０００ＭＨｚ，以２５ｋＨｚ为频道是隔，覆盖频道数可达１１６０个，具有较高稳定度，采用单片机对频率合成器进行运算和控制，可实现置频、取频、空闲频道搜索、纠错等功能。     

列车调度无线通信系统

介绍了新型４００ＭＨｚ通信系统的组成、特点及通讯方式、此系统采用锁相环频率合成器，提高了集成电路工艺水平，并使用上ＭＣ１４５１５２芯片，将频率由原来的１５２ＭＨＺ提高到４００ＭＨＺ。     

宽频带数控频率合成器

根据频率合成技术，介绍一种宽频带数控频率合成器，对集成锁相环MC145152、双模分频器CE71C进行讨论，并研究对该频率合成器的仿真分析结果。     

一种宽频带捷变频雷达频率合成器

应用大规模集成数字锁相环芯片，高性能晶振源，频率数字快捷电路，经过相位噪声分析和合成器优化设计，研制成功了具有工作频率高，输出频带宽，频率捷变快，相位噪声低，功率大，杂散低，抗干扰能力强和体积小的捷变频雷达频率合成器，满足了新一代雷达的要求。     

DDS技术在高频电磁法仪器信号源中的应用

分析了锁相环技术与直接数字频率合成技术的工作原理，提出了结合两种技术设计高频电磁法仪器信号源的方法。克服了以往单纯采用锁相环技术设计信号源时跳频时间长、频率准确度低的弱点，测试结果显示，该方法设计的信号源频率准确度高，到小数点后两位，输出交、直流电压衰减小，达到信号源设计要求。     

基于谐波提取技术的风机频率自适应研究

为解决风机受谐波干扰引起电压畸变和频率波动从而影响风机并网稳定运行的问题,提出频率自适应锁相方法,以谐波提取电路为基础,设计具有滤除风机谐波功能的NSOGI (new second-order generalized integrator)锁相环。首先,在谐波提取电路中加入基波谐振电路,验证谐波提取前后锁相环的锁频精度;其次,在传统锁相环基础上加入直流抑制器,对输入信号的频率进行跟踪;最后,进行理论和仿真分析,对比DSOGI-FLL谐波提取前后电路中的频率偏差,验证2种锁相环的锁频精度。结果表明：在谐波提取电路中加入基波谐振电路,减少了谐波对基波源的影响,提升了谐波提取的效果;在抑制风机电压畸变和直流谐波方面,NSOGI 锁相环效果较好,锁频精度较高,验证了方法的可行性和正确性。采用NSOGI对电压和频率进行控制,能够提升供电可靠性,改善并网电能质量,为风机并网稳定运行提供了理论参考。     

滑差电机锁相控制调速系统

本文讨论了建立在锁相环基础上的一种新颖的滑差电机调速系统.该系统采用具有驱动和制动两套励磁绕组的滑差电机,使系统具有较好的动态特性.本系统未采用通用的集成锁相环,而是单独设计了鉴频和鉴相环节,与一般锁相环调速系统相比,具有较高的稳定性,且控制方便.该系统能适用于冲击负载.     

一种新型岸电电压相位和频率符合性评价的检测方法

电能质量检测是靠港船舶岸电系统性能评价的关键技术环节,其中电压相位、频率的检测要求准确且抗干扰能力强。本文提出一种新型的适用于船舶岸电系统电压相位以及频率的检测方法,可应用于电气性能指标的符合性评价。基于传统的同步旋转坐标系锁相检测方法,将模糊算法嵌入其中替代传统比例积分控制器,通过实时模糊推理调节控制器参数以提高锁相自适应能力。此外,由于传统锁相方法在频率突变、三相电压不平衡以及电压畸变等异常情况下无法精确锁定相位以及电压频率,影响岸电系统性能评价的准确性,本文引入双二阶广义积分算法以及锁频环,形成一种基于模糊-DSOGI算法的锁相检测方法。SIMULINK仿真结果表明：与传统锁相方法相比,所提出方案检测速度更快,检测精度更高。     

锁相环中无源环路滤波器的设计与仿真

锁相环(PLL)的基本频率特性主要是由环路滤波器决定的.为了节省锁相环的设计仿真时间,提高设计效率,提出一种基于ADS仿真平台的环路滤波器系统级设计与仿真方法.分析RC无源滤波器截止频率与锁相速度之间的关系;引入滞后超前滤波器结构,提高PLL的稳定性,还分析滞后超前滤波器的幅度-频率特性,以及影响相位返回量的因素,并基...     

基于Multisim10的频率合成器仿真与实现

介绍了锁相环工作原理及在Multisim10仿真平台中构建锁相环仿真模型的方法,实现了锁相式频率合成器的仿真,给出了不同电路参数下的仿真结果,较好地解决了频率合成器的电路设计与优化。     

一种新型锁相环输出寄生边带的理论分析

在简要介绍一种新型数字频率合成锁相环的基础上,详细分析了此环路对其鉴相器输出端具有特殊性质的寄生信号的抑制。结果表明,此环路的输出寄生边带抑制比是令人满意的。     

改进型DSC的并网锁相环直流偏移消除方法

针对在SRF-PLL的控制内环中使用延迟信号消除(DSC)算子，放缓了动态行为问题，提出了一种用于电网同步的三相PLL中的快速直流偏移抑制方法.通过使用改进型DSC运算器(MDSC)方法，改进了传统的基于DSC的PLL的动态性能.该方法能够有效地克服系统带宽给直流偏移消除带来的影响，并使系统响应速度得到提升.另外基于MDSC的PLL在相位跳变和频率阶跃变化的调整时间也很小.所提方法的有效性通过仿真实验结果得到证实.     

90nm CMOS工艺高速锁相环设计与优化

基于TSMC90nm CMOS工艺设计了一款高速锁相环.为优化锁相环整体的相位噪声及参考杂散性能,分析了差分电荷泵和LC压控振荡器的相位噪声,并且讨论了多模分频器的设计方法.高速锁相环的整体芯片版图面积为490μm×990μm.测试结果表明,在频偏1MHz处的相位噪声为-90dBc,参考杂散为-56.797dBc.      

高速SerDes电路中电荷泵锁相环的设计

面向高速串行接口应用,设计一款低噪声、快速锁定的高性能锁相环电路,作为5 Gbit· s-1数据率的SerDes发射芯片的时钟源。该设计通过锁存RESET方式增加延迟时间,以减小鉴频鉴相器的死区效应,降低锁相环整体电路的杂散;其压控振荡器采用4 bit二进制开关电容的方法,将输出频率划分为16个子频带,以获得较大的输出频率范围,同时又不增加压控振荡器的增益;在SMIC 55 nm工艺下完成锁相环电路版图设计,核心芯片面积为054 mm2。后仿真结果表明:输出频率覆盖46~56 GHz,1 MHz频偏处的相位噪声在-110 dBc·Hz-1 附近。测试结果显示,RMS 抖动和峰峰值抖动分别为287 ps和134 ps,整体电路功耗为37 mW。     

适用于多种无线通信标准的宽带CMOS频率综合器

采用小数分频锁相环路、正交单边带混频器和除2除法器设计了一款全集成CMOS频率综合器,以满足多种无线通信标准的要求.提出基于双模压控振荡器（DMVCO）的频率综合器架构,一方面能够通过除2除法器覆盖3GHz以下的无线通信频段,另一方面DMVCO自身又替代了额外的多相滤波器来抑制混频器引入的镜像杂散.频率自动校准电路能对压控振荡器的频率进行快速、准确的校准.频率综合器采用TSMC 0.13μmCMOS工艺进行设计.仿真结果表明,在输出频率为900MHz时频偏在0.6MHz处,频率综合器的相位噪声为-122dBc/Hz;在功耗不大于56mW的情况下,频率综合器实现了0.4～6GHz的频率覆盖范围.