卷积码及其维特比译码算法的软件实现

提出了数字通信系统中在信道受到干扰时信道译码器检测或修正解调器送来错误信息的一种软件实现方案，该方案应用VisualC 6.0软件技术实现了卷积编码器和维持比译码器功能，它不仅译码算法简单，易实现，而且可以得到较大的编码增益，具有良好的纠错编码功能，是一种软件方法的前向纠错编码技术，实验结果表明：应用软判决维持比译码算法时的误码率低于应用硬判决算法的误码率，一般要比硬判决算法多大约2dB的增益；约束长度越大误码率赵低，译码性能越好，在码率和约束长度不变时，硬判决算法的执行速度比软判决算法快。目前，该方案已应用于高精度网络彩色激光打印机，并获得好评。     

用于软判决译码时的非冗余纠错差分检测

提出了非冗余纠错差分检测在软判决译码时的应用.结合π/4-DQPSK差分解调,着重研究了非冗余纠错在软判决译码时的应用,给出了具体系统实现时的软件流程图.用计算机仿真了该算法在加性白高斯噪声(AWGN)信道和Rician信道中的性能.仿真表明,相对于软判决译码时传统的差分解调,该算法在误比特率BER为10-4时在AWGN信道中有1.4dB的性能改善,在Rician信道中同样有显著的性能改善.考虑到了实现损耗,实际系统的测试结果与仿真结果相一致.这使得NEC能够在普遍采用软判决译码的卫星通信系统中应用,拓展了NEC只能用于硬判决的局限,从而提高了系统容量和通信质量.     

抗软错误SRAM单元设计

随着半导体工艺技术的发展,节点电容和电源电压的减小加剧了软错误对集成电路设计的影响.高能带电粒子入射SRAM单元敏感节点引起的软错误可能通过改变基于SRAM的FPGA的存储单元配置而改变芯片功能.在此类型FPGA芯片内,SRAM单元存放着FPGA的配置数据,因此增强SRAM的抗软错误性能是提升FPGA芯片可靠性的最有效...     

基于FPGA的删除卷积码Viterbi软判决译码器的研究

采用FPGA实现删除卷积码Viterbi软判决译码,与传统方式相比,提高了译码器的工作速度和可靠性,降低了功耗.在译码器的设计中,提出了"ACS全复用结构"和采用路径的相对量度取代绝对量度的方法,并得出了相对量度的上边界,从而有效地降低译码器的复杂度,使得利用单片FPGA芯片实现删除卷积码Viterbi软判决译码成为现实.对各种软判决的距离度量的计算方法进行了分析比较,得出了采用"1范数"和相关值取代欧氏距离最为合适.仿真结果表明,所设计的译码器具有良好的性能,与理论边界值只有0.2～0.4 dB的差距.     

LDPC码位翻转解码算法研究

研究了低密度奇偶校验(LDPC)码的位翻转硬判决迭代解码算法,引入接收信号作为可靠性评估,从而推导出LDPC码位翻转软判决解码算法．在软判决算法的实施过程中,提出“分类投票排队”方法,使LDPC码位翻转解码算法在复杂度略有增加但仍低于置信传播算法的情况下,性能得到改善。     

神经网络在分组码软判决译码中的应用

本文探讨了神经网络与纠错编码之间的关系,将神经网络引入分组码软判决译码中.通过映射变换α→(Q-1)-2α,建立了分组码软判决译码与神经网络之间的关系;证明了线性分组码软判决最小距离译码等效于寻找对应的神经网络能量函数最大值,神经网络优化算法可用于分组码软判决译码中.     

激光传输指令系统抗干扰技术

目的　研究提高激光传输指令系统抗干扰性能的技术; 方法　用软判决方法实现同步捕获;选用（２４,１２）扩展Ｇｏｌａｙ 码并用软判决方法译码;设计了一种能模拟激光传输信道干扰特性和指令传输过程的试验装置;结果　仿真试验得到的平均误码率较小; 结论所述技术方案可以提高激光传输指令系统抗干扰性能;     

一种改进的RS码代数软判决译码算法

为了提高Reed-Solomon码的纠错性能,分析并给出了能提高Reed-Solomon码纠错能力的代数软判决译码算法的译码流程,讨论了译码中需要的软信息的计算方法,推导了代数软判决译码算法的译码成功条件.在此基础上,提出了一种改进的代数软判决译码算法,并对改进算法的运算量和译码时延进行了分析.算法针对推导的译码成功条件,通过改变代数软判决译码算法中插值算法的选择输出准则,更有效地利用了接收端的软信息.仿真结果表明,在译码时延基本不变的条件下,提出的算法比代数软判决译码算法提供更多的译码增益.     

格雷码的代数软判决译码研究

基于可靠性译码的ChaseⅡ算法实现了Golay码的软判决译码,获得了比代数硬判决译码更优的纠错性能,也因此提高了译码的复杂度,增加了译码延时.基于此,引入最优性条件,以快速终止Chase译码.通过VC6.0仿真,结果表明,在BER=10-5时,代数软判决相比硬判决有1.7 dB的性能增益,加入最优性条件以后,总的仿真...     

一种新颖的自适应判决电路

理论推导了等概率二元码判决时误码率和判决电平的关系,推导表明误码率随着判决门限偏离最佳值急剧升高,因而提出了一种新颖的自适应判决电路,可以使判决门限跟随被判决信号的变化自动调整到最佳值.电路采用SM IC 0.35μm CM O S工艺设计,并给出了芯片针对于27MH z无线FSK信号的接收判决这一具体应用的测试结果.     

TD-SCDMA系统中维特比译码器的硬件实现

TDSCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一，维特比译码器是一种人们广泛采用的卷积编码的解码器；通过分析卷积编码及维特比译码的过程，介绍了一种适合TDSCDMA系统中软判决维特比译码器实现的硬件结构，此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。     

TD-SCDMA系统中维特比译码器的硬件实现

TD-SCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一，维特比译码器是一种人们广泛采用的卷积编码的解码器；通过分析卷积编码及维特比译码的过程，介绍了一种适合TD—SCDMA系统中软判决维特比译码器实现的硬件结构，此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。     

基于微机的边界扫描测试主控系统的设计

分析了边界扫描测试技术的工作机制对测试主控系统的功能需求，提出了一种基于微机PCI总线的低成本边界扫描测试主控系统的硬件设计方案，该系统以PC机为平台，以用CPLD器件实现的JTAG主控器生成满足IEEE1149．1协议的边界扫描测试信号，并用普通的SRAM实现存存器共享，仿真表明，该系统产生的测试信号完全满足IEEE1149．1协议的时序要求，可用于IC和PCB的边界扫描测试，以及改进边界扫描测试的研究和实验。     

软错误缓解动态部分可重构的抗单粒子方案

随着基于静态随机存储器(static random-access memory,SRAM)型现场可编程门阵列(field programmable gate array,FPGA)广泛应用于航空航天领域,太空辐照环境下FPGA产生单粒子翻转(single event upset, SEU)问题的概率日益提高,从而导致FPGA出现单粒子闩锁现象引起功能紊乱。针对该问题,基于SRAM型FPGA的架构诱发SEU机理分析,对传统三模冗余(triple module redundancy, TMR)的方案进行改进,设计一种逻辑上采用TMR进行备份、系统上采用软错误算法缓解执行,同时采用局部纠错和动态可重构的方法进行抑制的方案。皮秒激光注入试验结果显示,采用所提供方案的FPGA较传统方案试验电流平稳,验证了该方案可以有效对SEU进行抑制。     

Turbo Decoding中BCJR算法的应用及改进

并行级连卷积码（Ｔｕｒｂｏ Ｃｏｄｅｓ）是近年来在编码理论上的一个重大突破,其性能与信道容量极限的差距可小于１ｄＢ,有着极其广阔的应用前景,而其独特的迭代译码方法更成了编码界和通信界讨论的热点。讨论了Ｔｕｒｂｏ Ｃｏｄｅｓ的编译码原理及ＢＣＪＲ算法,比较了ＳＯＶＡ,Ｍ－ＢＣＪＲ及Ｔ－ＢＪＣＲ等几种简化译码算法的性能,并对后两者的工程应用进行了探讨。     

前向纠错编码传输机制的优化

为了提高前向纠错(FEC)编码在抖动参数上的性能,提出了一种改进发送端与接收端之间的信息交互方式的动态FEC传输机制(DFEC).新机制中,发送端收到反馈信息后,只调整数据的冗余度而不会为了等待反馈信息停止数据传送.在NS2平台上的仿真结果对比证实,所提出的DFEC传输机制可以改善接收端在抖动参数上的性能,为提高实时视频传输的端到端的服务质量提供了一种新方法.     

用于AVS—M标准的差错复原编码方案

基于无线移动网络的视频通信业务越来越受到重视。无线网络属于易于发生差错的信道，基于无线移动网络的视频通信业务必然要受到信道差错的影响。为了对抗信道差错，必须采取适当的技术措施。目前，差错复原技术已成为易发生差错信道下视频编码的重要组成部分。AVS—M标准是我国自主制定的视频压缩编码标准，对AVS—M标准的差错复原技术进行研究具有重要的意义。提出了两套用于AVS-M标准的差错复原编码方案，并对其差错复原性能进行了实验研究。实验结果表明，这两套方案具有良好的差错复原性能，重建图像的主客观质量均得到了明显的改善。