一种片上低触发电压高耐压NMOS ESD防护结构设计

设计了一种触发电压低于10 V,HBM耐压超过4kV的低触发、高耐压NMOS ESD防护结构.通过带钳位的栅耦合RC网络来适当抬升ESD泄放管栅压与衬底电压.在提高泄放能力与降低触发电压的同时,依然保持了较高的二次击穿电流It,从而增强了MOS防护结构在深亚微米CMOS电路中的ESD防护能力.该结构最终在CSMC HJ018工艺流片,并通过TLP测试平台测得触发电压低于10V,二次击穿电流3.5A,达到设计要求.     

静电放电电磁脉冲对微电子器件的双重作用

研究了低电压的静电放电(ESD)对微电子器件造成的潜在性失效,采用人体模型(HBM)对微波低噪声晶体管2SC3356施加不同电压的ESD应力.结果表明:高电压的ESD注入对2SC3356器件造成的损伤主要是不可恢复的损伤,而低电压的ESD注入对2SC3356器件造成的损伤是可恢复的损伤;ESD的注入对器件有双重作用:一方面ESD在器件中可引入潜在性损伤,另一方面ESD对器件有加固作用,并且注入ESD电压越高,这些作用越明显.     

新型低泄漏防闩锁ESD钳位保护电路

提出了一种新型抗静电泄放(ESD)钳位保护电路--栅控可控硅级联二极管串(gcSCR-CDS)结构.相比传统级联二极管串(CDS)结构,新结构利用插入的SCR管减小了钳位电路的泄漏电流和导通电阻,提高了电路的抗ESD能力;利用栅控的PMOS管,提高了维持电压,抑制了闩锁效应.0.35μm标准CMOS工艺流片结果表明,该结构泄漏电流为 12nA,抗ESD能力超过 8kV.     

具有金属栅的四角状氧化锌纳米针电子场发射特性

以高纯锌粉为原料,采用气相反应法制备了四角状氧化锌纳米针.利用丝网印刷技术结合光刻工艺组装金属网前栅三极结构场致发射显示器件.场发射测试结果表明,器件具有明显的栅控特性.器件的开启栅压为270 V,当栅极电压为600 V时,阳极电流高达2.75 mA,栅极漏流仅为0.43 mA,测量的峰值亮度为2 300 cd/m2.     

采用AlN绝缘栅的AlGaN/GaN凹栅槽结构MISHEMT器件

本文通过射频磁控反应溅射实现高质量的AlN绝缘栅层,采用感应耦合等离子体（ICP）刻蚀出凹栅槽结构,将MIS结构和凹栅槽结构的优点相结合,研制成功AlGaN/GaN凹栅槽结构MIS HEMT器件,在提高器件栅控能力的同时,降低栅极漏电,提高击穿电压。器件栅长0.8μm,栅宽60μm,测得栅压为＋5V时最大饱和输出电流为832mA/mm,最大跨导达到210mS/mm,栅压为-15V时栅极反向漏电为6nA/mm。     

0.5μm栅长HfO_2栅介质的GaN金属氧化物半导体高电子迁移率晶体管

为了抑制GaN高电子迁移率晶体管(HEMT)的栅极漏电,提出了一种0.5μm栅长的GaN金属氧化物半导体(MOS)高电子迁移率晶体管结构。该结构采用势垒层部分挖槽,并用高介电常数绝缘栅介质的金属氧化物半导体栅结构替代传统GaN HEMT中的肖特基栅。基于此结构制备出一种GaN MOSHEMT器件,势垒层总厚度为20nm,挖槽深度为15nm,栅介质采用高介电常数的HfO_2,器件栅长为0.5μm。对器件电流电压特性和射频特性的测试结果表明:所制备的GaN MOSHEMT器件最大电流线密度达到0.9 A/mm,开态源漏击穿电压达到75 V;与GaN HEMT器件相比,其栅极电流被大大压制,正向栅压摆幅可提高10倍以上,并达到与同栅长GaN HEMT相当的射频特性。     

全钙钛矿La0.5Sr0.5CoO3/PbZr0.53Ti0.47O3/La0.5Sr0.5CoO3异质结的结构与性能

应用射频磁控溅射法在SrTiO3(STO)基片上制备了全钙钛矿结构La0.5Sr0.5CoO3/PbZr0.53Ti0.47O3/ La0.5Sr0.5CoO3(LSCO/PZT/LSCO)电容器异质结,并进行了结构和性能的表征.X射线衍射(XRD)的研究表明,LSCO/PZT/LSCO异质结在SrTiO3(STO)基片上为外延生长.对该电容器铁电性能的研究发现,在5 V驱动电压下,电滞回线饱和趋势良好,矫顽场电压为1.8 V和剩余极化强度为21.5×10-6 C/cm2,漏电流为8.9×10-8 A/cm2.实验还证实该电容器具有良好的脉冲宽度依赖性及抗疲劳特性.     

不同氛围溅射HfO_2栅介质薄膜的电学性能和界面微结构

本文研究了不同沉积氛围(纯Ar,Ar+O2和Ar+N2)中射频磁控溅射制备HfO2薄膜的介电性能和界面微结构.实验结果表明在纯Ar氛围室温制备的HfO2薄膜具有较好的电学性能(有效介电常数ε-r～17.7;平带电压～0.36 V;1 V栅电压下的漏电流密度～4.15×10-3 A cm-2).高分辨透射电子显微镜观测和X射线光电子能谱深度剖析表明,在非晶HfO2薄膜和Si衬底之间生成了非化学配比的HfSixOy和HfSix混合界面层.该界面层的出现降低了薄膜的有效介电常数,而界面层中的电荷捕获陷阱则导致薄膜电容-电压曲线出现顺时针的回线.     

沟槽深度对UMOS功率器件电学性能的影响

采用0.35μm工艺设计制造了新型UMOS功率器件,芯片集成了数千个UMOS沟槽并使之并联,以获得高的击穿电压和大的工作电流.研究发现,沟槽深度对器件的工艺参数及其导通电阻、漏电流、阈值电压、击穿电压等电学性能都有影响,且最终影响量产中的良率.实验表明,在相同的工艺条件下,沟槽深度为1.65μm(试验范围为1.60~1.95μm)时,Φ200 mm晶片的良率可达98%以上,器件导通电阻约8.2 mΩ,源漏击穿电压稳定在34 V以上,正常工作电流可达5 A,开启电压和漏电流也稳定在要求范围内.     

低电压ESD对2SC3356造成的事件相关潜在性失效

研究了低电压的静电放电(ESD)对微电子器件造成的事件相关潜在性失效.从CB管脚对微波低噪声NPN晶体管2SC3356施加低电压人体模型(HBM)的ESD应力,发现,随着ESD应力次数的增加,器件的放大特性hFE逐渐退化,并且当电压达到一定水平,多次的ESD可以使器件失效.研究表明,低电压的ESD对器件造成的损伤具有潜在性和积累性.