具有最佳功率输出特性的耿氏振荡器设计

振荡器的振荡频率和输出功率是所用器件的等效电路参量的函数。通过对实验振荡器的频率和功率的测量，并应用最小二乘法作曲线拟合，即可提取器件的等效电路参量，从而为设计具有最佳功率输出特性的耿氏振荡器奠定了基础。该设计应用了包含非线性电导的等效电路，因此所设计的振荡器能在给定频率下输出最大功率。一个试验ＭＩＣＧｕｎｎ介质腔振荡器（ＤＲＯ）在Ｘ波段输出功率大于１００ｍＷ，频率稳定度达２．２ｘ１０－６／℃。     

基于单片机的高频感应加热电源

针对微小工件表面淬火中,要求感应加热电源频率高、功率大的特点,研制了由快速V-MOS场效应管、高速锁相环MM74HC4046及单片机等组成的频率为1MHz、输出功率为5 kW的新一代感应加热逆变电源.该电源通过采用高速锁相环实现了频率的自动跟踪,通过单片机对整流部分的最佳控制,在保证设备稳定可靠的条件下,实现了最大功率调节.对样机的实验结果表明:该电源工作稳定、性能良好,达到了设计要求.     

磁耦合谐振式无线电能传输系统特性研究

在设计磁耦合谐振式无线电能传输系统时,其参数选择对系统传输性能至关重要.对发射与接收端都采用串联电路模型来分析其传输特性,得出系统频率、传输距离和负载电阻与传输功率及传输效率的关系方程.通过仿真发现系统频率的改变对传输功率的作用更为显著,不同的负载电阻对应一个最佳传输距离使得传输功率最大.基于NE555多谐振荡器设计了一套频率可调的无线电能传输装置,通过实验验证了仿真分析的合理性,研究结果可指导磁耦合谐振式无线电能传输系统选择合适的频率、传输距离及负载电阻,使得传输性能较优.     

一种具有高输出精度及电源电压抑制能力的CMOS环形振荡器的设计

振荡器是许多电子系统的主要部分,相对于晶体振荡器.基于CMOS工艺的环形振荡器具有良好的抗震动及抗电磁干扰性能,在车载系统等震动及电磁干扰条件较为严酷的应用场合表现出优势.本文介绍了一种频率为8 MHz的CMOS环形振荡器的设计,工作电压范围是2.7～5.5 V,工作温度范围是-40～125℃.该振荡器对CMOS环形振荡器的固有缺点进行了针对性的设计,设计中使用的改进的延时单元以及激光校准电路克服了CMOS环形振荡器输出频率片间偏差较大的缺点;使用内部电压源以及电源电压无关的电流源,克服了其易受电源电压影响的弱点.该CMOS振荡器使用HSPICE软件仿真工具设计,并采用UMC 0.6μm工艺制作,测试验证结果表明,电源电压从2.7 V变化到5.5V,振荡器输出频率最大变化范围为士4%.     

一种采用全MOS器件补偿温度和沟调效应的电流控制环形振荡器

提出一种全MOS器件补偿温度和沟调效应电流控制环形振荡器,以减小通信时钟恢复电路振荡器的振荡频率偏移.与传统振荡器相比,该振荡器采用全MOS器件设计温度和偏置电流补偿电路,在增强可靠性的情况下降低了温度和沟调效应引起的频率偏移.电路采用0.35μm标准MOS工艺设计,通过与传统振荡器性能进行仿真比较,该方法振荡频率的偏移量得到明显改善.     

一种采用全MOS器件补偿温度和沟调效应的电流控制振荡器

本文提出一种全MOS器件补偿温度和沟调效应电流控制振荡器补偿方法,以减小医疗导联系统通信时钟恢复电路的振荡器的震荡频率偏移。与传统的振荡器相比,该振荡器采用全MOS器件设计温度和偏置电流补偿电路,在增强可靠性的情况下降低了温度和沟调效应引起的频率偏移。电路采用.35um标准MOS工艺设计,通过与传统的振荡器性能进行仿真比较,该方法的震荡频率的偏移量得到明显改善。     

高温RF SQUID磁力仪射频振荡器

为了提高高温射频超导量子干涉器(RF SQUID:Radio-Frequency Superconducting Quantum Interference Device)磁力仪的磁场灵敏度和稳定性,设计了提供超导量子干涉器谐振回路偏置信号的射频振荡器。该振荡器采用频率连续可调的压控振荡器作为信号源,结合射频信号衰减电路产生SQUID器件所需功率的振荡信号。实验结果表明,该振荡器能产生549.75～947 MHz连续可调的射频信号,信号功率最低可达-98.97 dBm,满足SQUID器件的工作要求。     

1MHz/4kW超高频感应加热电源的研究与实现

采用V-MOS场效应管桥式串联谐振、高频变压器隔离方式,设计了一种频率为1MHz、功率为4kW的超高频感应加热电源.该装置采用扫频拦截方式启动,采用锁相环频率跟踪和相位锁定方式进行恒功率反馈控制.为提高逆变频率,采用了桥臂推挽变压器驱动,为保证逆变电路中桥臂上下两器件不同时导通,用门电路构成死区形成电路.经检测该电源各项性能指标良好.     

电感及电容结构的压控振荡器电路设计与仿真

随着通信技术对射频收发机性能要求的不断提高,高性能压控振荡器已成为模拟集成电路设计、生产和实现的关键环节。针对压控振荡器设计过程中存在相位噪声这一核心问题,文中采用STMC 0.18μm CMOS工艺,提出了一种1.115 G的电感电容压控振荡器电路设计方案,利用Cadence中的Spectre RF对电路进行仿真。研究结果表明:在4～6 V的电压调节范围内,压控振荡器的输出频率范围为1.114 69～1.115 38 GHz,振荡频率为1.115 GHz时,在偏离中心频率10kHz处,100 kHz处以及1 MHz处的相位噪声分别为-90.9 dBc/Hz,-118.6 dBc/Hz,-141.3dBc/Hz,以较窄的频率调节范围换取较好的相位噪声抑制,从而提高了压控振荡器的噪声性能。     

一种适应PVT偏差的4GHz双重反馈环形振荡器

在分析传统环形振荡器的基础上,设计了一种新型高频、低噪声环形振荡器.采用改进的全开关状态的延时单元和双重反馈环结构,克服了传统环形振荡器振荡频率低、噪声性能差的缺点,可以有效抑制PVT(Pro-cess Voltage Temperature)偏差对频率的影响.采用TSMC0.18μm CMOS工艺参数,电源电压1.8V,功耗为37.5mW.仿真得到在振荡器中心频率为4GHz时的单边带相位噪声为95.6dBc/Hz@1MHz.     

采用介质谐振器的高稳定度GaAs FET振荡器

在对介质谐振器特性及其反馈电路特性分析的基础上，采用微波集成电路技术研制出一种新型的用介质谐振器作为反馈电路且具有高频率稳定度的GaAs FET振荡器，并考虑了该振荡器的偏置电路，结果表明，该振荡器具有大于1000的外部品质因素；在振荡频率为11．85GHz，输出功率为70mW时，其效率为20％，大于1000MHz的调谐范围，用同样的微带电路形式，用5种不同的介质谐振器可以得到9－14GHz的振荡频率，在－20℃-60℃温度范围内可以得到低于150kHz/℃的高频率稳定度。     

应用于无线通信基站的Doherty功率放大器

采用Doherty技术设计并实现了一款应用于无线通信基站的S波段高效率功率放大器,通过非对称功率输入的方式使得整个功放在更宽的功率范围内获得高效率。设计中采用了安捷伦公司的先进设计系统软件(advanced design system,ADS),选取恩智浦公司型号为MRF7S21080H与MRF8S21100H的横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor,LDMOS)功放晶体管,两款晶体管的工作频率均为2.14~2.17 GHz。经过电路仿真与实物调试,最终设计并实现了功率回退达到7 dB的功率放大器,其增益为13.5 dB,并且在7 dB功率回退点上效率达到35%,峰值功率效率达到42%。相比其他功率放大器,该放大器具有较大的功率回退范围与更高的效率。结果证明,通过不对称输入方式所设计的Doherty功率放大器可以获得更宽的功率回退范围。     

用于射频接收机的三阶多级Σ-△调制小数分频频率合成器的实现

基于TSMC 0.18 μm工艺实现了一款适用于射频收发机的全集成小数分频频率合成器. 设计中采用了三阶MASH结构Σ-Δ调制器以消除小数杂散,为节省芯片面积使用了环形振荡器,同时在电路设计中充分考虑了各种非理想因素以提高频谱纯净度和降低芯片功耗. 仿真结果表明,该频率合成器可以在900 MHz～1.4 GHz的频率范围内产生间隔为25 kHz的输出信号. 在1.2 GHz输出时,偏离载波频率1 MHz处的相位噪声可以达到-106 dBc/Hz, 锁定时间小于10 μs.      

低相噪介质稳频振荡器的设计

介绍一种高稳定低相位噪声介质振荡器的微波源的设计方法,通过合理选择振荡管,提高回路负载Q值,减少电源纹波等方法有效地降低相噪。给出实验结果。应用表明,该振荡器具有噪声低,频率稳定度高,高Q值等特点。在多个领域具有较广泛的实用价值。     

X波段GaAsFET压控振荡器的计算机辅助设计

本文叙述了微波晶体管振荡器的计算机辅助设计方法。该方法利用微波晶体管的负阻特性,考虑了在点频及宽带时几种反馈电路形式,并以电抗补偿形式的变容管调谐为重点,给出了集中参数调谐的振荡器调谐回路设计,并由此制作了x波段的CaAsFET变容管压控振荡器,其实测性能与设计要求接近。     

N791八毫米返波管

一、前言 N791八毫米返波管自行设计并研制成功。带宽大于10GHz,输出功率为毫瓦级。经测试和试用,基本上满足作为宽频带8mm讯号源的要求。进一步提高边频的功率电平,就可作为振荡单元,制成8mm扫频讯号源,以实现8mm波段的自动测试系统。     

适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器

为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器。该设计将第1级LC振荡器锁相环产生的低频时钟信号（3.125 GHz）传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟 (12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗。其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能。该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps。正交时钟偏差在300 fs以内。相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中。     

高速SerDes电路中电荷泵锁相环的设计

面向高速串行接口应用,设计一款低噪声、快速锁定的高性能锁相环电路,作为5 Gbit· s-1数据率的SerDes发射芯片的时钟源。该设计通过锁存RESET方式增加延迟时间,以减小鉴频鉴相器的死区效应,降低锁相环整体电路的杂散;其压控振荡器采用4 bit二进制开关电容的方法,将输出频率划分为16个子频带,以获得较大的输出频率范围,同时又不增加压控振荡器的增益;在SMIC 55 nm工艺下完成锁相环电路版图设计,核心芯片面积为054 mm2。后仿真结果表明:输出频率覆盖46~56 GHz,1 MHz频偏处的相位噪声在-110 dBc·Hz-1 附近。测试结果显示,RMS 抖动和峰峰值抖动分别为287 ps和134 ps,整体电路功耗为37 mW。     

钇铁石榴石振荡器的S波段频率综合器的设计

针对现代雷达系统以及一些精密测量仪器所需要的超宽带、微小步进、低相位噪声本振源的问题,提出了一种采用钇铁石榴石振荡器为主的锁相环内插直接数字频率合成器方案.实现了S波段2～4 GHz频率范围内微小步进频率源的研究与设计.实验表明：采用钇铁石榴石振荡器频率综合器的相位噪声与动态范围都优于采用一般压控振荡器的频率综合器.