基于FPGA的多级CIC滤波器的设计与实现

积分梳状(CIC)滤波器是一种高效的滤波器,广泛应用于无线通信技术的数字下变频和上变频端.但传统结构的级联CIC滤波器每个寄存器的位宽是固定的,在处理低频信号会造成高频的运算带宽过大,浪费计算机硬件资源的不足.利用Hogenauer"剪除"理论对每一级的输出位宽进行截短,提高CIC滤波器的性能,通过级联多个单级CIC滤波器优化其结构,构建了多级CIC滤波器;同时利用FPGA技术的重构性强、扩展性好、硬件资源占有少、成本低、可靠性高的特点,采用Verilog HDL语言设计实现了各个模块,最终基于FPGA设计完成的多级CIC滤波器模型,不仅节约了硬件资源,还使CIC滤波器每个寄存器的位宽可变.通过Modelsim对模型进行仿真并下载到以Altera DE2的EP2C35F672C6为目标芯片验证,达到了设计要求.     

基于FPGA的在线可重配置数字下变频器的设计与实现

研究基于现场可编程门阵列(FPGA)的在线可重配置数字下变频器,实现了根据输入信号的3个参数(中频信号频率、中频信号带宽和中频信号采样率)自动生成最优的数字下变频器(DDC)结构和DDC参数的方法. 同时实现了一种优化的FIR滤波器,与传统FIR滤波器相比,利用FIR滤波器线性相位和系数对称的性质,采用预相加的方法减少1/2的乘法运算量,实现了资源占用率和速度之间的平衡,节省FPGA资源. 实验结果表明了该方法的灵活性和有效性.      

不等带宽奇偶交错滤波器设计

为了在10 Gb／s 40 Gb／s混合系统中提高奇偶交错滤波器的带宽利用率,采用光格型有限冲激响应 (FIR)模型在z变换域对耦合器级联形式的光滤波器进行了理论分析．用MATLAB软件的信号处理工具箱Sptool 在z域将偶信道设计成通带阻带宽度比为7:3低通滤波器,用于传输40 Gb／s信号,由对称性可知奇信道为通带阻带宽度比为3:7的高通滤波器,用于传输10 Gb／s信号．所设计的不等带宽奇偶交错滤波器由33个不同分光比的耦合器构成,两个输出端口的3 dB带宽分别为70．80 GHz和29．20 GHz,隔离度大于35 dB,通带纹波小于0．001 dB,且具有类似矩形的幅频响应特性．该滤波器较传统的等带宽50 GHz奇偶交错滤波器有更高的带宽利用率,在 10 Gb／s向10 Gb／s 40 Gb／s升级过程中作为复用-解复用器具有很大优势．     

∑-Δ ADC中数字抽取滤波器的多级实现

设计和实现了一个应用于音频∑-Δ模数转换器的数字抽取滤波器.该抽取滤波器采用多级多采样率结构,由梳状滤波器、补偿滤波器和2个FIR半带滤波器构成.补偿滤波器补偿梳状滤波器的通带滚降,补偿后整个抽取滤波器带内纹波小于0.006 dB,同时补偿滤波器实现了2倍降采样,减少了一个FIR半带滤波器的硬件开销.滤波器系数均采用规范符号编码实现,避免使用规模很大的乘法器单元.数字抽取滤波器采用SMIC 0.18μm CMOS工艺实现,芯片测试表明,该滤波器对256倍过采样率、三阶∑-Δ调制器的输出码流进行处理得到的信噪比达到107 dB,能够满足高端音频模数转换器的要求.     

改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器、锐化CIC滤波器相比,阻带衰减分别提高20dB、80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器相比,阻带衰减提高20dB;同锐化CIC滤波器相比,阻带衰减提高80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

高精度Σ-ΔADC中的数字抽取滤波器设计

设计1个应用于高精度sigma-delta模数转换器(Σ-ΔADC)的数字抽取滤波器。数字抽取滤波器采用0.35μm工艺实现,工作电压为5V。该滤波器采用多级结构,由级联梳状滤波器、补偿滤波器和窄带有限冲击响应半带滤波器组成。通过对各级滤波器的结构、阶数以及系数进行优化设计,有效地缩小了电路面积,降低了滤波器的功耗。所设计的数字抽取滤波器通带频率为21.77kHz,通带波纹系数为±0.01dB,阻带增益衰减120dB。研究结果表明:该滤波器对128倍过采样、二阶Σ-Δ调制器的输出码流进行处理,得到的信噪失真比达102.8dB,数字抽取滤波器功耗仅为49mW,面积约为0.6mm×1.9mm,达到了高精度模数转换器的要求。     

多速率信号处理的设计与实现

多速率信号处理是软件无线电的理论基础，该文介绍了一种高效的多速率信号处理方法，即采用CIC滤波器、HB滤波器、FIR滤波器和多相滤波器等实现抽取和内插以达到改变信号速率的目的。文中介绍了各种滤波器的基本原理，分析了设计实现时需要注意的问题，并给出了采用这种多速率信号处理方法实现数字下变频的设计结果。     

一种用于UWB接收端的带通滤波器分析与设计

采用0.18 μm工艺设计1个用于UWB接收端的4阶切比雪夫有源RC带通滤波器.给出1种有损积分器直流增益补偿策略,从而减小滤波器对运算放大器直流增益的要求.同时,采用1种数控电阻的方式实现通带增益的调节.仿真结果表明:所设计的滤波器在通带增益为0dB时,通带纹波增益为0.112 dB,下-3 dB频率为156 kHz,上-3 dB频率为259 MHz,带宽为258.844 MHz;频率为500 MHz处的信号衰减为28.25 dB,频率为792MHz处的信号衰减为45.16dB,完全符合UWB接收端对带通滤波器的性能指标要求.     

一种FIR滤波参数可调的电压采集模块设计

为了有效滤除电压采集信号中的高频噪声,提出了一种有限长单位冲激响应(FIR)滤波参数可调的电压采集模块设计方案。基于高级精简指令集微处理器(ARM)和现场可编程门阵列(FPGA)的硬件平台,采用FIR数字滤波器滤除采集信号中的高频噪声。ARM根据采样频率、截止频率等滤波参数自动生成滤波器系数。FPGA采用改进后的直接型滤波器,根据滤波参数调整滤波器结构,完成滤波系数与采集数据的运算。ARM与FPGA协同工作实现参数可调的FIR滤波器。实验结果表明:本文电压采集模块电压具有较高的采集精度,采集相对误差绝对值最大为0.22%。本模块能够根据设置的滤波参数,自动完成FIR滤波系数计算和滤波器结构调整,在信号采集的同时完成数据滤波,有效滤除信号中的高频噪声。     

CIC抽取滤波器的仿真

本课题设计一个输入字宽为8位的3级CIC滤波器，微分延迟因子M=1，抽取因子D=10，通带内的混叠衰减至少大于105dB,通带内的衰减至少小于0.5dB。     

高阶∑△ADC的抽取滤波器的设计

通过优化和改进梳状滤波器结构,采用FIR补偿滤波器以补偿通带衰减,并合理安排硬件电路以节省面积,设计了一种高速、低功耗高阶∑△ADC中的抽取滤波器.应用Matlab进行电路仿真,该滤波器阻带衰减为-65 dB,通带纹波为±0.05 dB,过渡带为0.454fs～0.583fs.经过VerilogXL和系统验证,该滤波器完全满足∑△ADC的系统要求.     

全加结构抽取和补偿滤波器的高效实现

针对接收机设计中使用有限冲击响应(FIR)滤波器对级联积分梳状(CIC)抽取滤波器进行补偿滤波的问题,提出了一种全加结构无乘法运算的FIR补偿滤波器实现方式.通过对FIR补偿滤波器系数的近似,将滤波器系数用与它最接近的{2n}集合中的一个数表示,将滤波器乘法运算转换为移位运算,整个补偿滤波运算仅由滤波器阶数个加法单元构成.仿真结果表明,这种采用系数近似的算法在实现高速运算的同时,可以满足对CIC抽取滤波器进行补偿滤波的要求.     

FIR滤波器组的设计及仿真

FIR滤波器稳定性好、具有严格的线性相频特性和有限长的单位脉冲响应,能设计成多通带(或多阻带)滤波器组,在信号处理、通信、图像处理、模式识别等领域都有着广泛的应用。本文在研究FIR滤波器原理的基础上,提出采用窗函数法设计FIR滤波器组,并用Matlab进行仿真分析。实验分析表明,该方法实现简单,能满足技术指标的要求。     

采用阶梯阻抗谐振器的新型小型化双频带带通滤波器

设计一种新颖的双频带带通滤波器,应用于2.4/5.2 GHz无线局域网WLAN系统.该滤波器采用2个阶梯阻抗谐振器, 通过合理的配置耦合方式,具有非常紧凑的电路结构.实际测量结果显示,该滤波器具有很小的插入损耗,在2个通带内,2.4和5.2 GHz处的插损分别为0.3和0.7 dB, 并且该滤波器具有很宽的通带响应,2个通带的分数带宽分别为30%和17%.测量结果和仿真结果非常吻合.
     

用FPGA实现FIR数字滤波器的新方法

在介绍用FPGA设计FIR数字滤波器常用的正则有符号数字量（CSD）编码技术和分布式算法（DA）的基础上,提出了一种改进的实现方法.该方法根据滤波器系数的特点将滤波器分为两个部分,一部分采用CSD编码技术设计,一部分采用DA算法设计.通过Quartus2软件仿真,在Cyclone EPEC6Q240C8芯片上实现了多个FIR数字滤波器.实验结果表明：改进的实现方法在一般情况下更加节约芯片面积,且实现的FIR数字滤波器完全达到了性能要求.     

基于并行神经网络的二维FIR数字滤波器设计

通过对二维FIR线性相位滤波器的幅频响应特性的分析,提出了一种用并行神经网络算法来设计二维FIR线性相位数字滤波器的新方法,其主要思想是使幅频响应误差函数最小化.该方法避免了矩阵的求逆运算,而且因为采用了并行算法,能快速获得滤波器系数.给出了二维FIR圆对称线性相位低通数字滤波器优化设计实例.计算机仿真结果表明由该方法设计的二维数字滤波器,通带和阻带范围波动小,所需计算量非常少,稳定性强.     

神经网络在4型FIR高阶多通带滤波器的自适应优化设计研究

提出了一种新的基于神经网络的FIR线性相位数字滤波器的自适应优化设计方法。根据4型FIR滤波器的幅频响应特性,构造出一个相应的神经网络模型,并建立了FIR线性相位数字滤波器的神经网络算法,该算法通过训练神经网络权值,使设计的数字滤波器与希望得到的FIR线性相位滤波器的幅频响应之间的误差平方和最小化,从而获得FIR线性相位数字滤波器的脉冲响应．提出并证明了该算法的收敛定理,给出了FIR高阶多通带滤波器自适应优化设计实例、计算机仿真结果表明,该算法计算精度高,收敛速度快;用该算法设计的高阶多通带滤波器,其幅频响应的阻带衰减很大,而通带波动很小。     

微带多耦合SIR带通滤波器的设计

基于微带SIR的特性,提出了一种紧凑的微带多耦合带通滤波器结构,介绍了通过控制微带SIR谐振器的阻抗比值来调整二阶通带中心频率的位置,从而实现二阶杂波抑制和改善滤波器上边阻带衰减特性的原理.最后设计了一个中心频率为3.65 GHz,分数带宽约为3.5%的微带多耦合SIR带通滤波器,仿真表明其频率响应在1阶杂波频点处有-10 dB左右的衰减,使得滤波器在上边阻带的衰减更陡峭,通带更对称.制作的电路在中心频率处的插入损耗测试结果为-3.2 dB,带宽大约为120 MHz,和仿真结果比较一致.     

一种24位Delta-Sigma A/D数字抽取滤波器设计

为了可以对天文望远镜环境温度实现更好的监控,本文设计了一种针对天文望远镜温度监控的24位高精度Delta-Sigma(简称D-S)A/D数字抽取滤波器,主要工作包括D-S A/D数字抽取滤波器Matlab建模与仿真、Verilog代码编写和使用SMIC18工艺的数字后端设计.其中有限冲击响应(FIR)抽取滤波器共3级:第1级为级联积分梳状(CIC)滤波器,抽取因子为32;第2级为级联积分梳状补偿滤波器,抽取因子为16;第3级为半带(HB)滤波器,抽取因子为2.最后设计的滤波器的输入信号为4位,采样频率4.096 MHz,输出信号24位,采样频率4kHz,输出信噪比154dB.得到的输出波形满足设计要求.