| 高精度Σ-ΔADC中的数字抽取滤波器设计 |
| |
| 引用本文： | 吴笑峰,刘红侠,李迪,胡仕刚,石立春.高精度Σ-ΔADC中的数字抽取滤波器设计[J].中南大学学报(自然科学版),2010,41(3). |
| |
| 作者姓名： | 吴笑峰 刘红侠 李迪 胡仕刚 石立春 |
| |
| 作者单位： | 1. 湖南科技大学,信息与电气工程学院,湖南,湘潭,411201
2. 西安电子科技大学,微电子学院,宽禁带半导体材料与器件教育部重点实验室,陕西,西安,710071 |
| |
| 基金项目： | 国家自然科学基金资助项目，教育部新世纪优秀人才计划项目，教育部科技创新工程重大项目培育资金资助项目，西安应用材料创新基金资助项目 |
| |
| 摘 要： | 设计1个应用于高精度sigma-delta模数转换器(Σ-ΔADC)的数字抽取滤波器。数字抽取滤波器采用0.35μm工艺实现,工作电压为5V。该滤波器采用多级结构,由级联梳状滤波器、补偿滤波器和窄带有限冲击响应半带滤波器组成。通过对各级滤波器的结构、阶数以及系数进行优化设计,有效地缩小了电路面积,降低了滤波器的功耗。所设计的数字抽取滤波器通带频率为21.77kHz,通带波纹系数为±0.01dB,阻带增益衰减120dB。研究结果表明:该滤波器对128倍过采样、二阶Σ-Δ调制器的输出码流进行处理,得到的信噪失真比达102.8dB,数字抽取滤波器功耗仅为49mW,面积约为0.6mm×1.9mm,达到了高精度模数转换器的要求。
|
| 关 键 词： | ∑-ΔADC模数转换器 调制器 降采样 数字滤波器 |
Design of digital decimation filter for high resolution ∑-ΔADC |
| |
| WU Xiao-feng,LIU Hong-xia,LI Di,HU Shi-gang,SHI Li-chun.Design of digital decimation filter for high resolution ∑-ΔADC[J].Journal of Central South University:Science and Technology,2010,41(3). |
| |
| Authors: | WU Xiao-feng LIU Hong-xia LI Di HU Shi-gang SHI Li-chun |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
