Digital 1 V 82 μW Pseudo-Two-Stage Class-AB OTA

A low power digital operational transconductance amplifier(OTA) was developed for low voltage switched capacitor applications.The OTA has a high slew rate(SR) and a large open loop gain with a differential pseudo-two-stage Class-AB structure.A fully compensated depletion mode capacitor is used in the switched capacitor common mode feedback block instead of a metal-insulator-metal(MIM) capacitor to reduce the fabrication cost.Simulations show that with a 1.0-V supply voltage and a 34-pF load at each output t...     

一种低功耗大摆率Class-AB OTA电路设计

为提高低功耗条件下运放电路的工作速度,基于Class-AB复合型差分对、非线性电流镜传输、交叉耦合对管正反馈3种结构的有机组合,提出了一种高速运算跨导放大电路(OTA)的结构设计方案.该方案在低功耗条件下,电路具有优异的摆率倍增性能,同时电路小信号带宽与低频增益得到一定程度的改善.电路采用CSMC 0.5μm CMOS工艺进行设计并完成MPW流片.在5 V电源电压下测试得到的电路静态功耗仅为11.2μA,最大上升沿与下降沿摆率分别为10和2 V/μs,低频增益60 dB以上,单位增益带宽达到3 MHz.结果表明,新型Class-AB OTA电路比同类参考OTA电路具有更高的大信号瞬态响应品质因子.     

A Highly Linear Low-Voltage Source-Degeneration Transconductor Based on Unity-Gain Buffer

A complementary metal oxide semiconductor (CMOS) transconductor based on a high performance unity-gain buffer driving the degeneration resistor was used to obtain a highly linear voltage-to-current conversion with considerable reduction of the supply voltage. Simulations show that the transconductor using an 0.18-μm standard CMOS process with a 1.2-V supply voltage has less than ?80 dB total harmonic distortion (THD) for a 1-MHz 0.4-V_p-p differential input signal. The third-order intermodulation is less than ?63 dB for 0.25 V_p-p differential inputs at 1 MHz. The DC power consumption in the transconductor core is 240 μW. This topology is a feasible solution for low voltage and low power applications.     

一种采用时域比较器的低功耗逐次逼近型模数转换器的设计

基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器（successive approximation register analog-to-digital convertor,SAR ADC）.与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时间信号,并通过鉴相器鉴别相位差而得到比较器结果,减小了共模偏移对比较器的影响和静态功耗.同时,电路采用部分单调式的电容阵列电压转换过程,有效减小电容阵列总电容及其功耗.仿真结果表明,在电源电压1 V,采样率308 kS/s,信号幅度0.9 V的情况下,有效位数（ENOB）为9.45 bits,功耗为13.48 μW.      

一个采用新颖的混合电容切换模式的SAR ADC设计

提出一种应用于逐次逼近型模数转换器的混合电容切换模式。该模式包含两个幅度相同但单调性相反的开关电容阵列, 无需任何额外的稳压电源和电容补偿阵列, 通过差分电压自身的互相补偿, 实现共模电压的稳定。利用上述技术, 基于0.18 μm的CMOS工艺实现一个转换速率为50 MS/s, 分辨率为10-bit的SAR ADC。设计过程中采用开窗逻辑, 减小了比较器输出信号到DAC 控制信号的传输时间; 采用包含自适应延时逻辑的比较环路, 缩短了SAR ADC低位比特的转换时间。测试结果表明, 所设计的SAR ADC在50 MS/s 的转换速率下, 可以实现57.31 dB的SNDR, 1.81 LSB的INL以及0.98 LSB的DNL。     

全差分高增益运放的设计

在3．3V电源电压下采用中芯国际（SMIC）0．18μm混合信号CMOS工艺设计了一个单级全差分运算放大器．所设计的运放采用了增益提升技术,其主运放为一个带有开关电容共模反馈的全差分折叠-共源共栅运放,两个简单的连续时间共模反馈电路的运放作为辅运放用来提升主运放的开环增益．仿真结果表明,所设计的运放直流增益可达110dB,单位增益带宽为5MHz．     

高效降压三增益式开关电容DC/DC变换器的设计

设计了一种高效率降压三增益式DC/DC变换器,其输出电压可选择为1.5V、1.8V和2.0V,该电路采用了转换电容阵列技术,具有多增益和功耗低等特点.HSPICE仿真结果显示,其转换效率高于78%,转换误差在10mV之内,稳定性高,最大负载电流可达240mA.该电路可广泛应用于移动电子设备的电源电路中.     

Smart Image Sensor with Integrated Low Complexity Image Processing for Wireless Endoscope Capsules

A smart image sensor was developed which integrates a digital pixel image sensor array with an image processor designed for wireless endoscope capsules. The camera-on-a-chip architecture and its on-chip functionality facilitate the design of the packaging and power consumption of the integrated capsule. The power reduction techniques were carried out at both the architectural and circuit level. Gray coding and power gating in the sensor array to eliminate almost 50% of the switch activity on the data bus and more than 99% of the power dissipation in each pixel at a transmitting rate of 2 frames per second. Filtering and compression in the processor reduces the data transmission by more than 2/3. A parallel fully pipelined architecture with a dedicated clock management scheme was implemented in the JPEG-LS engine to reduce the power consumption by 15.7%. The smart sensor has been implemented in 0.18 μm CMOS technology.     

采用变结构控制改善DC-DC变换器的性能

提出将串并电容组合结构开关电容网络与传统Ｃｕｋ ＤＣ－ＤＣ变换器相结合,并采用变结构控制方法,令串并电容组合结构的阶数随输入电压而变化,以确保Ｃｕｋ ＤＣ－ＤＣ变换器在很宽的输入电压动态范围内普遍具有较高的转换效率,提出令开关电容ＤＣ－ＤＣ变换器的拓扑结构随着输入电压的变化而改变,从而解决了开关电容ＤＣ－ＤＣ变换器中输入电压动态范围和转换效率之间的矛盾。实验结果表明,提出的方法是可行的。     

一款工作于2.4 GHz频段的带有源负载的高性能双平衡有源混频器

对带有源负载的CMOS双平衡Gilbert有源混频器的1/f噪声、线性度与转换增益进行深入分析。这款采用PMOSFETs做负载的混频器工作于2.4 GHz频段。为降低混频器的1/f噪声, 利用双阱工艺中的寄生垂直NPN晶体管作为开关, 同时在PMOSFETs处并联最低噪声的分流电路作为负载。运用在PMOSFETs处的高性能运算放大器, 不仅为零中频输出提供了合适的直流偏置电压, 以避免下级电路的饱和, 并能够为混频器提供足够高的转换增益。同时, 在输入跨导(G_m)级电路中采用电容交叉耦合电路能够将转换增益进一步提高。为了增加混频器的线性度, 采用共栅放大器作为输入跨导级电路。这款混频器采用TSMC 0.18m 1-Poly 6-Metal RF CMOS工艺, 在1.5 V电源电压、3 mA的电流消耗下获得了17.78 dB的转换增益、13.24 dB的噪声因子和4.45 dBm输入三阶交调点的高性能。     

无电解电容的宽范围输入电压半桥LLC数控开关电源设计

目前半桥LLC谐振电源中大多采用电解电容进行滤波,针对电解电容的电解液挥发产生的寿命低缺点。本设计采用了高寿命的CBB电容来代替电解电容进行滤波。但CBB电容容值低,滤波效果差,带来电压纹波大,输入电压范围宽的问题,因此本设计以STM32作为主控芯片,采用变频控制(PFM)与变脉宽控制(PWM)相结合的控制方法解决这一问题。经试验验证,本设计在使用CBB电容代替电解电容,宽输入电压范围的情况下,能够在一定的电压纹波内达到稳压效果,可以实现电源的高寿命。     

一种用于宽带系统的可重构模拟基带电路

介绍了一种应用于宽带系统中的可重构模拟基带电路.该电路采用全CMOS工艺,由低通滤波器和可变增益放大器2个模块构成.低通滤波器可通过模拟控制电压调谐转折频率,调谐范围130~430 MHz,不仅兼容了WiMedia与中国标准,而且适用于更高频率的模拟基带信号处理;跨导放大器采用适用于低电压和高频率的Nauta结构,讨论了该跨导结构的共模稳定电路的设计参数对滤波器频率准确性的影响.整个模拟基带链路可以通过数字控制调节增益,其可变增益范围0~44 dB,增益步长1 dB,适用于不同的传输距离.为了避免高链路增益情况下失调的影响,加入了直流失调校正电路,并讨论了直流失调校正电路对主电路增益准确性的影响以及优化设计.设计采用0.18μm CMOS工艺,1.8 V电源电压.在实现可重构功能的同时,仍然拥有零增益时12.5 dBm的IIP3,在同领域处于领先水平.     

基于低电源电压混频器的设计

提出了一种适用于低电源电压应用的混频器,其核心部分采用开关跨导形式,使得开关器件导通时的有限开态电阻引起的电压降减小到零,并在输出端采用折叠级联输出,降低了负载电阻引起的直流电压降,达到了在低电源电压下应用的目的.在1.3 V的电源电压下,电路仿真结果显示:转换增益为-11.5 dB,噪声系数为20.648 dBm,1 dB压缩点为-5.764 dBm,三阶交调失真点为4.807 dBm.     

基于DSP单相半桥整流器的电压平衡补偿方法

应用TMS320F240设计了一套全数字基于单相半桥拓扑的单位功率因数整流器．通过针对输出电容的电压差值的直流分量进行补偿,解决了电压平衡问题．主要讨论了单位功率因数实现和电容电压平衡问题及其关系．通过仿真和试验证实,在不影响输入功率因数的条件下,可以实现电容电压平衡．     

环境温度及施加电压对自愈式电力电容器温升和温度场分布的影响

自愈式电容器具有无油、低噪声和体积小等优点,尤其适合于城市和清洁能源应用场合。在Fluent 15.0中建立并求解了自愈式电力电容器在400 V交流电压下,环境温度为35℃时的温度场仿真模型。着重分析了外壳和芯子的温度分布,在此基础上分析了环境温度在-25~55℃和承受电压在0.9~1.3倍范围内二者对电容器温度场分布和温升的影响。计算结果表明:不同情况下外壳最高温度均在大侧面,大侧面温度均高于小侧面。随着环境温度的升高电容器最大温升显著减少,随着承受电压值的增加电容器最大温升成快于线性而慢于二次方的速度增大。2种变化范围内电容器最大温升分别在6.86~11.00℃和5.84~10.58℃范围内变化。研究为电容器的运行维护提供了参考。     

一个单端LO输入的新型混频器电路

设计了一个基于工作在线性区的MOSFET的新型宽带混频器.此混频器以标准CMOS工艺和简单的电路实现了现代无线通讯系统高线性度、低压和低功耗的要求,工作频带宽,且只需单端本振输入,解决了本振信号的单双端变换问题.由仿真结果可知:电路工作电压为1.2 V,功耗3.8 mW,增益为13.8 dB,P-1 dB为-4 dBm,噪声为12 dB.     

一种10bit 50MS/s低功耗流水线模数转换器

设计了一个10 bit精度,50 MS/s采样频率的流水线型模数转换器,通过运算放大器共享和省略采样保持实现低功耗.第1级为单比特输出,它能够在将信号摆幅减半的同时保持信噪比不衰减,减半的摆幅使得运放直流增益和带宽要求以及电容匹配要求降低.由于采用运放共享技术,该设计只使用了4个运放,功耗相比传统结构降低1/3.采用0...     

采用死区补偿和输出电流补偿的数控UPS逆变器

为在不增加传感器的情况下,改善不间断电源(U PS)逆变器的输出动静态性能,提出了一种数字控制策略。该策略利用面积等效原理,将线性负载下的死区等效为方波扰动,利用前馈对其补偿;将输出电流视为对控制系统的扰动,并利用前馈补偿,通过对输出电压的微分运算获得输出滤波电容电流值,从而在不使用电流传感器的情况下,实现了对U PS逆变器的准双环控制。在1 kVA的样机上进行实验研究,其结果在额定阻性负载下的稳态总谐波畸变率(THD)为2.49%,空载与额定负载间阶越变化下的电压调整率为6.75%。结果表明:死区补偿和输出电流补偿有效,整个控制策略的可行。     

开关电容滤波器设计与仿真方法的研究

为解决开关电容滤波器不能直接应用传统的电路分析程序和仿真方法的设计问题,提出了将开关电容网络的时变拓扑,变换为时不变拓扑,再对时不变网络进行分析的方法.建立了开关电容模拟电阻的z域模型,应用电阻替代方法,设计了二阶开关电容滤波器电路.将二阶开关电容滤波器级联,给出了8阶切比雪夫低通开关电容滤波器的设计与仿真实例,并给出了实现低Q值开关电容滤波器模型的SPICE程序.仿真结果显示,开关电容滤波器与有源低通滤波器的输出特性曲线相一致,满足切比雪夫低通滤波器的设计要求.该滤波器设计方法原理简明,建立模型容易,给出的开关电容模拟电阻的SPICE模型也非常理想,适合于高通、带通、陷波等各种滤波器的设计与仿真.     

高速SerDes电路中电荷泵锁相环的设计

面向高速串行接口应用,设计一款低噪声、快速锁定的高性能锁相环电路,作为5 Gbit· s-1数据率的SerDes发射芯片的时钟源。该设计通过锁存RESET方式增加延迟时间,以减小鉴频鉴相器的死区效应,降低锁相环整体电路的杂散;其压控振荡器采用4 bit二进制开关电容的方法,将输出频率划分为16个子频带,以获得较大的输出频率范围,同时又不增加压控振荡器的增益;在SMIC 55 nm工艺下完成锁相环电路版图设计,核心芯片面积为054 mm2。后仿真结果表明:输出频率覆盖46~56 GHz,1 MHz频偏处的相位噪声在-110 dBc·Hz-1 附近。测试结果显示,RMS 抖动和峰峰值抖动分别为287 ps和134 ps,整体电路功耗为37 mW。