自适应码率QC-LDPC码编码器的FPGA实现

准循环低密度奇偶校验码(QC-LDPC codes)相比其他的LDPc码具有简单的编码结构,拥有较好的应用前景.通过构造校验矩阵设计了不同码率和不同帧长的具有系统结构的QC-LDPC码,并分析了这些码的性能,随后将编码过程分阶段引入主从控制模块及复用基本SRAA组,设计了变码率和变帧长的编码器,并用Verilog HDL语言在Spartan 3 3s1500fg676芯片上实现了编码器的设计.综合报告表明:在使用适中的硬件资源情况下,系统最大频率达到了174.856 MHz,能满足高速编码的要求.     

基于DSP Builder的格型FIR滤波器的设计与实现

目的 研究提高格型FIR滤波器的运算速度、优化硬件资源利用率的方法.方法 研究了格型FIR滤波器结构特点,提出了一种改进的格型FIR滤波器结构.并基于FPGA芯片,利用DSPBuilder技术,将MatLab/simulink设计工具和QuanusⅡ设计工具有效的结合起来,设计了所提出的改进的格型FIR滤波器.结果 通过计算机仿真分析,改进后的格型FIR滤波器的最高工作频率和占用的LE等性能指标有了很大提高.结论 DSP Builder是进行数字信号处理的一种有效方法.所提出的改进的格型F1R滤波器能够提高格型FIR滤波器的运算速度,降低硬件资源利用率.     

基于LUT实时图像矫正的行缓存优化

基于反向映射的图像矫正被广泛应用于解决光学镜头透视引起的非线性畸变失真问题,该方法将映射坐标固化在LUT内,避免了复杂的坐标计算,但需要大量行缓存储备图像数据用以执行反向映射.为了减少行缓存的使用,本文提出了一种基于读扩展的环形行缓存读写算法,利用行同步信号的消隐间隔扩展读周期,使读写指针循序错开,保证上下映射的空间.相比传统的以最大偏移作为行缓存的结构,改进的专用控制算法可以减少近一半的内存使用.本文中的实时图像矫正系统已经在FPGA上实现,实验结果表明所提出的读扩展行缓存算法显著地改善了内存的消耗,并且获得良好的实时图像矫正效果.     

一种基于FPGA快速进位链的时间数字转换电路

设计了一种基于FPGA快速进位链的时间-数字转换电路.该电路采用延迟内插技术,引入双链结构消除建立/保持时间对寄存器阵列输出结果的影响,并采用半周期平均延迟测试法,在Xilinx Virtex-4芯片上实测获得了59.19ps的分辨率.该电路采用使能控制模块将寄存器阵列输出结果的锁定时间控制在一个时钟周期内.使用FPGA Editor软件对该电路中单级延迟宏单元进行配置,并利用用户约束文件替代传统的手工布局布线,使得电路具有可移植性.此外,利用该电路对实测芯片中的CLB组合开关参数进行了测试,结果满足数据手册中提供的参数值的范围.     

一种改进的基于角点检测的并行化电子稳像算法

针对摄像设备拍摄视频抖动问题和实时处理要求,本文提出一种改进的基于角点检测的并行化电子稳像算法.该算法采用并行计算和软硬件协同计算的方法,对基于Harris角点检测及Hu几何不变矩的电子稳像算法进行了改进,算法通过网格划分和区域极限值的并行计算,减少了角点检测的计算量,采用并行化改进的RANSAC计算提升了剔除误匹配的处理效率,并基于图形处理器(Graphic Processing Unit,GPU)和FPGA完成了电子稳像算法的优化设计实现.实验结果表明,本文算法在保证良好稳像质量的同时,对720p视频进行单帧稳像的时间仅为25.48ms,能够完成帧率为30帧/s的分辨率为1 280×720的视频实时稳像.     

基于对偶基的比特并行算法实现RS编码

以DVB-C系统中的RS编码为例，参照Berlekamp比特串行乘法器，提出了一种基于对偶基的比特并行乘法器的方法来实现RS编码器，可以达到较高的吞吐率，从而可以采用FTGA／CPLD实现高速RS编码。     

基于DEA技术的交通信号灯定时控制系统

本文介绍一种适合高校电子信息专业的EDA软件MAX＋PLUSⅡ,阐述使用MAX＋PLUSⅡ软件设计交通信号灯自动定时控制系统的过程.本设计在GW48-CK实验箱上进行了下载,验证了整个设计的正确性.     

利用DA算法实现大规模FIR滤波器

分布式算法是一种广泛地应用在可编程逻辑序列（FPCA）和ASIC设计中计算乘积和的算法。DA算法的处理速度仅与输入的位宽有关，对于大规模乘积和的运算，其计算速度有着明显的优势。当输入位宽过大时，可以将DA算法改进成并串结构以获得更快的处理速度。该文对在FPCA中利用DA算法实现大规模FIR滤波器，提出了具体的实现方案。     

专用短程通信在智能交通系统中的应用

交通专用短程通信(Dedicated Short Range Communication,以下简称DSRC)是智能交通系统的基础,是专门应用于智能交通领域的一种短距离无线通信协议。它是车辆与路边设备进行单向或双向交互式通信的标准,将车辆和道路有机地连接起来。从而,交通控制中心可以通过与行驶车辆的数据通信实现对车辆的智能管理,同时车辆还能够接入交通信息网,使用信息网中的资源。本文研究了DSRC系统的三层体系结构,讲述了交通专用短程通信系统的软硬件实现方法,最后对DSRC系统研究意义进行了一定的分析。     

利用FPGA IP核来提升雷达脉冲压缩的性能

数字脉冲压缩技术是提高雷达系统分辨率的重要途径,它能够有效地解决雷达的作用距离和距离分辨力之间的矛盾。在不降低雷达作用距离的前提下提高雷达的距离分辨力。而数字脉冲压缩设计中存在无数固有的障碍和两难取舍的东西,这都显著地影响着脉压系统实时性和精度的提高。而通过优化的FPGAIP核来设计不但可以有效的克服和回避这些困难,而且可以有效的提高脉冲压缩系统的性能。