基于FPGA的H.263编码器设计

由于需要传输和处理的数据量巨大，采用可编程逻辑器件，可充分发挥FPGA高速、实时的特点，为视频图像压缩处理提供一个解决途径，同时也为进一步设计视频处理ASIC打下基础。经仿真结果表明，采用Altera公司的FPGA器件FLEX10K20(两片)和APEXⅡ(一片)，可完成4：2：O的CIF(Common Image Format)图像信号实时压缩处理。该编码器设计中，采用了多级流水线和并行处理的结构，使整个系统的速度得到了很大的提升，同时在后仿真阶段作了仔细的优化，在保证速度的条件下，使整个系统占用的硬件资源最少，具有很好的实用价值。     

密集信号环境下信号采集器的设计

介绍了在密集信号环境下DSP FPGA数据采集器的设计，系统电路简单，易于实现，在实际应用中效果良好．由于使用了FPGA器件，因而硬件设计灵活，集成度高，具有很高的参考价值。     

运动控制在激光加工中的研究与应用

本文简要地介绍了目前国内激光雕刻领域的现状以及存在的一些难题,并针对这些问题,制定了基于DSP和FPGA芯片的结构方案,开发了一款运动控制卡;阐述了控制卡的功能和特点,并对上述的各种问题提供了成功的解决方案。     

LDPC编码的FPGA实现

低密度奇偶校验码（简称LDPC码）是目前距离香农限最近的一种线性纠错码，它的直接编码运算量较大，通常具有码长的二次方复杂度．为此，利用有效的校验矩阵，来降低编码的复杂度，同时研究利用大规模集成电路实现LDPC码的编码．在ISE8．2软件平台上采用基于FPGA的Verilog HDL语言实现了有效的编码过程，为LDPC码的硬件实现和实际应用提供了依据．     

基于USB2．0的高速实时图像数据采集系统

为了实现高速且实时的图像数据的采集，设计了以FPGA为控制器的基于USB2．0的图像数据采集系统。该数据采集系统可应用于常用的工业总线标准RS-422、串行数据总线标准RS-232以及1553B总线的图像数据采集。在具体使用中，数据为两个通道RS-422总线标准串行输入的图像数据。通过FPGA内部编程实现数据串转并，异步数据的接口，以及系统的时序与功能的逻辑设计。系统与主机之间采用了cypress的EZ—USB FX2的USB2．0的接口芯片Cy7c68013，该芯片包括slave FIFO和GPIF两种工作模式，文中也探讨该两种工作方式之间的异同以及优劣。     

基于MCU与FPGA的交通控制系统设计

介绍了一种基于MCU与FPGA的交通控制系统的设计与实现。该系统以AT89C55和EPF6016为控制核心,实现了现代城市交通控制系统的功能。具有体积小、功耗低、性能稳定、配置灵活的特点。     

基于FPGA的Ultra DMA写控制器的实现

对ATA协议中的Uhra DMA部分进行研究，在Quartus Ⅱ开发平台上使用VHDL语言对现场可编程逻辑阵列（FPGA，Altera公司的Eplc6系列）进行编程，实现了脱离主机的Ultra DMA写控制器。该控制器可以直接应用于数据记录系统。由于不需要主机控制，从而具有体积小、灵活性高、速度快的优点。适用于机载、雷达等场合的数据记录系统。     

基于ISP1581的任意波形发生器的设计

介绍了一种基于USB（Universal Serial Bus）2.0接口芯片ISP1581的任意波形发生器,它能快速,方便地产生所需波形,并且频率也可随意调节。介绍了在FPGA（Field Programmable Gate Array在线可编程逻辑器件）芯片的控制下,USB接口控制模块,FIFO（First In First Out先入先出缓冲器）模块,DSP（Digital Signal Processing数字信号处理）模块等各个模块协同工作的硬件设计,固件设计以及软件设计,并给出了仿真结果。结果显示,任意波形发生器能很好的产生正弦波、三角波、随机波和锯齿波,而且能达到100Mb/s左右的传送速率。     

一种基于FPGA的AES加解密算法设计与实现

设计了一种用于低端设备、低功耗的AES(advanced encryption standard)加解密硬件模块.混合设计加解密算法,减少了资源占用,使设备在较低的时钟频率下保持较高的性能,在20 MHz时,加解密速度仍可达128 Mbit/s.     

相关检测算法在全光纤电流互感器数据处理系统中的应用

介绍了当前国内外在进行数据处理时的研究现状和主要问题，详述了相关检测的原理，分析了相关检测算法在全光纤电流互感器数据处理系统中的应用，并画出了具体电路设计框图及其FPGA程序设计的组成框图。