首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   135篇
  免费   3篇
  国内免费   3篇
系统科学   11篇
丛书文集   4篇
综合类   126篇
  2023年   1篇
  2022年   1篇
  2021年   2篇
  2020年   4篇
  2019年   2篇
  2018年   2篇
  2017年   3篇
  2016年   1篇
  2015年   3篇
  2014年   8篇
  2013年   7篇
  2012年   6篇
  2011年   9篇
  2010年   13篇
  2009年   8篇
  2008年   13篇
  2007年   9篇
  2006年   10篇
  2005年   8篇
  2004年   7篇
  2003年   2篇
  2002年   1篇
  2001年   2篇
  2000年   3篇
  1999年   1篇
  1998年   1篇
  1996年   5篇
  1995年   2篇
  1993年   1篇
  1992年   1篇
  1990年   2篇
  1989年   1篇
  1987年   1篇
  1986年   1篇
排序方式: 共有141条查询结果,搜索用时 15 毫秒
31.
Dithering是抑制模数转换器ADC量化噪声的重要方法,从数字Dithering量化定理出发,实现了数字Dithering的FPGA过程,对关键设计点给出了详尽的阐述,仿真结果也论证了Dithering对ADC性能的提升有积极的作用,为Dithering算法在实际的应用中起到一定的参考和借鉴作用.  相似文献   
32.
设计了一个10 bit精度,50 MS/s采样频率的流水线型模数转换器,通过运算放大器共享和省略采样保持实现低功耗.第1级为单比特输出,它能够在将信号摆幅减半的同时保持信噪比不衰减,减半的摆幅使得运放直流增益和带宽要求以及电容匹配要求降低.由于采用运放共享技术,该设计只使用了4个运放,功耗相比传统结构降低1/3.采用0...  相似文献   
33.
混合信号SoC联合测试方案   总被引:1,自引:0,他引:1  
混合信号片上系统(SoC)模拟核的测试是SoC测试的难点之一,常用片上数模转换器(DAC)、模数转换器(ADC)配合模拟核进行测试。本文对于片上DAC、模拟核、ADC同时待测的情况,基于模拟核的振荡测试、ADC柱状图测试和DAC脉宽测试等方法,提出联合测试方案。将重构模拟核产生的三角波振荡信号,分别作为ADC柱状图测试和DAC脉宽测试的激励,并引入ADC和DAC的直连测试作为补充,构建三者两两之间的联合测试。该方案在对电路进行少量重构的条件下,自生成并复用测试激励,可实现对单故障的定位并解决双故障掩盖问题。  相似文献   
34.
介绍了基于施密犍振荡器和计数器的模数转换的原理。利用该法实现A/D转换的性能,同时说明利用此原理实现不同位数和转换速度的A/D转换器的方法。  相似文献   
35.
基于TSMC 0.18μm工艺设计了一个单通道5位,1.5GHz Flash模数转换器(ADC),该ADC通过改进跟踪保持电路和采用动态比较器结构实现了数据的高速转换.仿真结果表明,当输入信号达到奈奎斯特频率时,信号与噪声加谐波失真比(SNDR)为24.04dB,无杂散动态范围(SFDR)为29.97dB.为进一步提高此ADC的性能,消除非线性,基于Volterra级数搭建了数字后台校正模型.对比仿真结果,校正后谐波明显下降,SNDR提高了4.91dB,SFDR提高了6.94dB,有效位数提高了约0.82位.  相似文献   
36.
本文设计了一款低功耗12-bit 50-MS/s逐次逼近型模数转换器,提出了一种动态比较器失调电压校正技术,取代了采用预放大器降低比较器失调电压的传统方法,解决了比较器低功耗和高精度之间的矛盾;基于时分复用的方法,改进了转换器核心数字逻辑,只需传统结构1/2的硬件电路便能实现相同的功能.此外,本文针对桥接电容和寄生电容引入的非线性问题做了详细的分析和公式推导.本设计采用SMIC 65nm标准CMOS工艺,核心芯片供电电压为1.2V,采样速率为50MS/s,版图后仿真结果表明,该ADC可达到71.5dB的信噪比和84.5dB的无杂散动态范围,功耗为4mW,芯片核心面积为0.3×0.2mm2.  相似文献   
37.
设计了一种八通道高速高精度并行数据采集系统.该系统具有14位分辨率,4×105次/s最高转换速度.采用复杂可编程逻辑器件(CPLD)实现了数据采集速率和采集数据量的程控选择功能,并控制FIFO缓存波形数据.数字处理器(DSP)通过串行命令总线控制采集速率、采集深度并启动采集;通过串行高速数据总线读取采集数据并进行实时处理.整个电路控制灵活,指标先进,结构紧凑,适合高性能井下设备使用.井下测试结果表明,波形特征明显,信噪比高.  相似文献   
38.
文章介绍了数字电子课程实训的一个实例--温度检测与显示系统.介绍了系统的工作原理及其原理图、接线图.通过此系统的安装与调试,使学生进一步理解和掌握数字电子课程理论知识及其应用.  相似文献   
39.
本文介绍一种在4.75~7.25MHz范围内产生复合调制信号的模拟信号产生器的系统设计和实现。其组成包括一个转换率为20MHz的D/A转换器,一部微机及一个带通滤波器。  相似文献   
40.
设计了一种八通道高速高精度并行数据采集系统.该系统具有14位分辨率,4×105次/s最高转换速度.采用复杂可编程逻辑器件(CPLD)实现了数据采集速率和采集数据量的程控选择功能,并控制FIFO缓存波形数据.数字处理器(DSP)通过串行命令总线控制采集速率、采集深度并启动采集;通过串行高速数据总线读取采集数据并进行实时处理.整个电路控制灵活,指标先进,结构紧凑,适合高性能井下设备使用.井下测试结果表明,波形特征明显,信噪比高.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号