大容量数据存储器设计与实现

介绍了一种大容量数据存储器的设计方法,该存储器以高集成度FPGA为控制核心、以大容量SDRAM为存储介质,利用网络传输接口,实现了大容量数据的快速、实时、高效存储。     

探讨民汉双语文教学最佳模式

章根据云南少数民族人口比例众多的情况，结合及民汉双语教学的实际，就民汉双语教学中的类型和形式作了分析探索，从而提出了可行的规范化的民汉双语教学新模式。     

基于USB2.0协议的多功能IP核的研究与开发

通过研究最新版本的USH2.0协议和相关接口协议,并根据Verilog HDL语言相关语法给出了一种面向SoC应用的可按需定制可重用的多功能USB IP核的设计思路,并用verilog HDL对USB提供的USB Host,Device,Hub,OTG功能进行了RTL描述和仿真,结果表明设计的IP核是可用的.     

SystemC到HDL的研究探讨

如今,用SystemC进行硬件设计和建模已成为一种趋势。但是,VHDL和Verilog是被公认的业界标准,因此,有时就不可避免要将SystemC转换成VHDL或Verilog。本文介绍了几种比较典型的免费翻译工具,简要阐述了各自的特性并作了一个比较。如果进行较大的设计研究,选择SystemCrafter SC和Agility Compiler比较理想。     

正弦内插算法的FPGA实现

在设计实现数字存储示波器的过程当中,数字内插技术已经成为必须要掌握的重要技术之一.根据示波器的性能指标有效存储带宽,设计了一种基于正弦内插算法的数字内插方法.该数字内插方法中所有模块均利用Verilog语言在Altera的FPGA芯片EP3C25E144C8上得到了实现和验证.该正弦内插算法中增采样的实现不同于传统方法中的补零法,而是采用数据保持的方法.介绍了正弦内插算法的详细推导、插值核的优化方法以及FPGA的具体实现,最后给出了整个设计分别在Matlab和ModelSim-Altera 6.6d下的仿真结果.     

基于Cyclone Ⅲ的多功能高速信号源

介绍了一种基于大规模集成电路FPGA构成的高速信号发生器系统,与传统的直接数字式频率合成器相比,能产生高速的信号,且功能齐全。直接数字式频率合成器是从相位出发,采用频率合成技术,只能产生频率是千量级赫兹的信号;而本系统采用CycloneIII系列EP3C10作为核心器件,用泰勒级数展开方法生成信号,可产生兆量级赫兹的正弦波、锯齿波、三角波以及方波4种可调波形信号。本系统采用软硬件结合的方法来实现,用Quartus ii编写Verilog HDL程序,并且用MATLAB仿真软件对其进行仿真,验证其设计正确性。     

基于SiPESC平台的通用脚本语言表示代理模型构架

基于面向服务的开放式软件平台SiPESC,引进流行的用于描述数学符号结构和内容的MathML语言,实现了一种通用脚本语言表示代理模型构架.该构架的核心思想是使用MathML描述各种代理模型(如径向基函数、响应面、Kriging等)函数表达式结果,方便以文本形式表示和保存,并使用工厂设计模式管理各种脚本(如JavaScript、Python、Matlab等)的转换工具,实现MathML数据到脚本的灵活转换.采用MathML可以提高代理模型结果表达的通用性,而工厂设计模式可以提高转换工具的灵活性,使其能适用于不同工程和研究.实践表明,该构架可提高代理模型结果表示、查看和使用的效率,为工程中的优化、近似模拟、快速显示提供便利.     

数字网络语言实验室在英语教学中的应用与管理

随着计算机技术和网络技术的飞速发展,各种型号的数字语言学习系统先后问世,语言实验室的建设也逐渐从模拟化转向数字化、网络化。在分析数字语言学习系统的类型及技术特点的基础上,结合学校的数字网络语言实验室的使用,探讨数字网络语言实验室在外语教学中的应用与管理以及应当注意的问题。     

积极构建和谐的语文生活

“和谐”是中国传统文化的核心理念和根本精神,和谐文化是和谐社会的思想精髓和精神灵魂,和谐的语文生活是构筑和谐文化,构建和谐社会的基础。我们要抓住机遇和挑战,积极规范语言文字,以科学发展观为指导,以营造和谐社会相适应的和谐语言文字生活为目标,全面推行国家语言文字法规政策,积极引导人民群众树立科学的语言文字观,全社会合力构筑和谐的语文生活。     

一种基于FPGA的BPSK数字调制器的设计

提出了一种基于FPGA芯片及D/A转换器的频率可调、相位可控的BPSK数字调制器的实现方案,同时阐述了电路的设计思路和实现方法.经过软件仿真,输出波形达到了技术要求,控制灵活,性能较好,也证明了基于FPGA的BPSK数字调制器的可靠性和可行性.