| SystemC到HDL的研究探讨 |
| |
| 引用本文： | 杨荣,朱勇.SystemC到HDL的研究探讨[J].武汉科技学院学报,2008,21(9). |
| |
| 作者姓名： | 杨荣 朱勇 |
| |
| 作者单位： | 1. 武汉科技学院,湖北,武汉,430073;咸宁学院,湖北,咸宁,437100
2. 武汉科技学院,湖北,武汉,430073 |
| |
| 摘 要： | 如今,用SystemC进行硬件设计和建模已成为一种趋势。但是,VHDL和Verilog是被公认的业界标准,因此,有时就不可避免要将SystemC转换成VHDL或Verilog。本文介绍了几种比较典型的免费翻译工具,简要阐述了各自的特性并作了一个比较。如果进行较大的设计研究,选择SystemCrafter SC和Agility Compiler比较理想。
|
| 关 键 词： | SystemC VHDL Verilog SystemCrafter SC Agility Compiler |
The Study of SystemC to HDL |
| |
| YANG Rong,ZHU Yong.The Study of SystemC to HDL[J].Journal of Wuhan Institute of Science and Technology,2008,21(9). |
| |
| Authors: | YANG Rong ZHU Yong |
| |
| Abstract: | |
| |
| Keywords: | SystemC VHDL Verilog SystemCrafter SC Agility Compiler |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
