SRAM型FPGA中轨应用可靠性分析

SRAM型FPGA在空间应用面临严重的单粒子效应问题,已有的研究大多集中在GEO和LEO轨道。由于中轨卫星的星上大容量信号处理需求日益增长,迫切需要寻求在容量、寿命与可靠性、成本之间折衷的有效解决方案,SRAM型FPGA能否满足中轨应用的可靠性需求成为关键问题。本文基于1/2恒星日回归轨道的中轨应用场景,选取了四款Xilinx FPGA,在日常辐射环境与太阳质子事件相结合的情况下进行了FPGA的可靠性分析,给出了三模冗余与定期刷新容错手段的选取策略,并讨论了对抗太阳质子事件的可行方案。结果表明,即使在最恶劣的辐射环境下,采用三模冗余结合周期刷新的加固手段,商业级FPGA也可达到同宇航级FPGA相当的可靠性水平。     

静态随机存储器型可编程门陈列中轨应用可靠性分析

静态随机存储器(SRAM)型可编程门阵列(FPGA)在空间应用面临严重的单粒子效应问题,已有的研究大多集中在GEO和LEO轨道。由于中轨(MEO)卫星的星上大容量信号处理需求日益增长,迫切需要寻求在容量、寿命与可靠性、成本之间折中的有效解决方案,SRAM型FPGA能否满足中轨应用的可靠性需求成为关键问题。基于1/2恒星日回归轨道的中轨应用场景,选取了四款Xilinx FPGA,在日常辐射环境与太阳质子事件相结合的情况下进行了FPGA的可靠性分析,给出了三模冗余与定期刷新容错手段的选取策略;并讨论了对抗太阳质子事件的可行方案。结果表明,即使在最恶劣的辐射环境下,采用三模冗余结合周期刷新的加固手段,商业级FPGA也可达到同宇航级FPGA相当的可靠性水平。     

软错误缓解动态部分可重构的抗单粒子方案

随着基于静态随机存储器(static random-access memory,SRAM)型现场可编程门阵列(field programmable gate array,FPGA)广泛应用于航空航天领域,太空辐照环境下FPGA产生单粒子翻转(single event upset, SEU)问题的概率日益提高,从而导致FPGA出现单粒子闩锁现象引起功能紊乱。针对该问题,基于SRAM型FPGA的架构诱发SEU机理分析,对传统三模冗余(triple module redundancy, TMR)的方案进行改进,设计一种逻辑上采用TMR进行备份、系统上采用软错误算法缓解执行,同时采用局部纠错和动态可重构的方法进行抑制的方案。皮秒激光注入试验结果显示,采用所提供方案的FPGA较传统方案试验电流平稳,验证了该方案可以有效对SEU进行抑制。     

辐射易敏SRAM型FPGA在导航卫星中的适用性实验研究

利用兰州重离子加速器提供的86Kr离子束流开展了百万门SRAM型FPGA的单粒子效应实验研究.获得了该器件配置存储器和片内Block RAM的重离子翻转截面,给出了与国外同类实验结果显著差异的原因分析,证实了该器件对单粒子效应的极端敏感性;对三模冗余、动态刷新等容错机制的有效性进行了动态测试,结果表明采用的组合加固措施能显著降低系统的功能错误截面,基本消除了配置存储器额外引入的敏感性,达到了与同类专用集成电路接近的抗辐射水平;结合导航任务特点和实验结果,对SRAM型FPGA在导航卫星上的适用性进行了分析,提出了将加固设计与自主完好性监测相结合的应用思路.     

可靠性微处理器设计关键技术研究

从面积开销、性能和可靠性的角度分析比较了检错纠错码(EDAC)、三模冗余(TMR)和控制流检测(CFC)在可靠性微处理器设计中广泛使用的抗单粒子翻转(SEU)效应技术.用VHDL描述并在FPGA上实现EDAC、TMR和CFC.研究结果表明,TMR和EDAC通过保护寄存器或存储器达到高度的容错能力,但是代价较高,适用于可靠性要求较高的恶劣环境.CFC则是可靠性和代价的一个较好的折中,适用于商用可靠性微处理器的设计.     

基于TMR的FPGA单粒子加固试验探究

设计了一个可对基于静态随机存储器的现场可编程门阵列进行单粒子效应测试的系统.采用三模冗余和定时回读重配的方法对待测器件进行单粒子加固.测试电路为移位寄存器链,定时回读的间隔约为80 ms,测试时钟为10 MHz.在非辐照环境下先进行了单粒子翻转的仿真试验,获得系统基本参数后,在兰州中科院近代物理研究所进行了重离子单粒子效应辐照试验.试验芯片为商用FPGA,辐照试验增加单粒子闩锁监控,观察不同注量率下待测器件的加固效果.分析仿真试验与辐照试验结果,系统可正确实现加固与测试功能,也证明三模冗余技术结合回读重配方法能够提高FPGA芯片的单粒子加固能力.     

抗软错误SRAM单元设计

随着半导体工艺技术的发展,节点电容和电源电压的减小加剧了软错误对集成电路设计的影响.高能带电粒子入射SRAM单元敏感节点引起的软错误可能通过改变基于SRAM的FPGA的存储单元配置而改变芯片功能.在此类型FPGA芯片内,SRAM单元存放着FPGA的配置数据,因此增强SRAM的抗软错误性能是提升FPGA芯片可靠性的最有效...     

一种考虑防护措施的缓存可靠性评估方法

为了提高缓存单元的可靠性,在软错误防护代价和缓存可靠性之间进行均衡,提出一种基于马尔科夫链的缓存可靠性模型.首先,改进了现有缓存架构脆弱性因子AVF和生命周期分析方法;然后,将单粒子时空单比特和多比特翻转的非等概率特性进行综合分析,在缓存可靠性设计中加入诸如奇偶校验、单位纠错双位检错和交错布局等防护措施;最后,基于单粒子翻转时空累积效应和检错纠错防护策略,使用SPEC2000标准测试程序在Sim-Alpha仿真处理器上对该评估方法进行实验验证.结果表明:所提方法可较好地预测特定应用程序下的缓存可靠性;相比于传统的基于蒙特卡洛错误注入的方法,该方法时间开销更小,应用针对性更强.     

一种用于嵌入式软核的动态可重构容错方案

FPGA的应用使得电路设计及实现具有更大的灵活性,但同时由于其结构特性,FPGA也更易受到外界的影响,发生瞬态故障,引起软错误。FPGA动态可重构功能的出现及应用为提高FPGA电路设计可靠性提供了一种解决方案。文章提出了一种针对嵌入式软核的重构容错方案,以三模冗余为基础,通过处理器之间的相互控制方法,在实现快速检错的同时,降低了硬件开销及时间开销。     

数字信号处理器抗辐射设计技术研究

分析了空间辐射效应对高性能数字信号处理器（DSP）的影响,并对单粒子效应引起的DSP故障模式进行了研究,结合工程实践从器件级和系统级两个层次给出了解决数字信号处理器的抗辐射加固设计技术．器件级的加固技术从存储区、控制寄存器、Cache、乘加器等角度给出解决DSP故障的一些有用方法;系统级的抗辐射设计技术则提出一种由高性能DSP和高可靠性的反熔丝FPGA为主要组成部分的“由顶到底”的星载信号处理平台体系结构,并分析了这种结构在提高DSP对抗空间单粒子效应时的优势．文章给出的有关DSP的可靠性设计方法已经在某卫星通信载荷中成功应用,并通过了各种卫星产品要求的环境试验,该抗辐射可靠性设计方法可以为有关航天电子设备的设计提供参考．     

一种基于FPGA的低功耗、容错状态机设计方法

针对FPGA(Field Programmable Gate Array)在航空航天领域应用面临的可靠性和功耗问题,提出了一种适于FPGA实现的低功耗、容错有限状态机设计方法.该方法与传统FPGA中实现状态机占用布线资源、查找表、寄存器等资源的思想不同,它将状态机映射到FPGA内嵌块RAM,同时采用两块RAM构成双模冗余结构,通过比较两块RAM输出数据的一致性确定RAM中数据出错的情况,并结合奇偶校验进行检错与纠错.实验结果表明:与经典的三模冗余方法相比,该方法有更低的功耗和更高的可靠性,并能对一位错误实现在线纠错.     

星载计算机SRAM单粒子微闩锁检测方法

静态随机存储器(SRAM)的单粒子微闩锁(mSEL)现象可能引起星载计算机运行崩溃,威胁整星运行安全.传统的闩锁电流检测方法难以发现mSEL,国内外研究成果至今没有给出令人满意的具体可行的星上mSEL检测方案,也没有航天工程应用实例.根据SRAM发生mSEL时的错误簇现象,设计了基于EDAC编解码的mSEL检测方案,介绍了软硬件架构,提出了两种检测策略并研究讨论了其性能.其中遍寻策略实现简单、性能稳定,随机搜索策略实现开销大,在某些场景中90%,检出率的要求下,检测速度达到遍寻策略的8.5倍.本文提出的方法能够提高空间应用中SRAM器件可靠性,降低由mSEL引发的系统失效概率.     

基于立方体纳卫星的软件错误检测与纠正设计

针对目前立方体纳卫星系统设计可靠性低,卫星上数据较容易受到太空单粒子效应影响发生错误导致卫星软件出现故障,该文提出在立方体纳卫星存储器中应用错误检测与纠正(Error detection and correction,EDAC)容错技术方法。该方法基于u COS实时操作系统,通过软件实现EDAC对存储器数据检错纠错,建立周期性检测任务,提高存储器数据的可靠性。通过仿真分析了错误检测与纠正方法对存储器数据的可靠性影响,通过故障注入实验证明,该方法能够完成数据的可靠性存储,满足预期的设计指标。该方法可以在立方体纳卫星系统的存储器可靠性设计中应用。     

基于FPGA的星载UART通讯设计与实现

通用异步收发器(universal asynchronous receiver transmitter,UART)广泛应用在星载仪器单机内部通信。针对复杂的空间电磁环境,电路受宇宙射线、单粒子影响较大的特点,研究了面向空间环境应用的UART电路设计方法。该方法在硬件上,使用抗辐照反熔丝型FPGA和军品级的通信接口芯片,实现UART通讯的总线拓扑连接结构。软件上,使用硬件描述语言完成串口通信协议,结合三模冗余串行TMR、并行TMR技术、数字滤波技术,提高系统的容错能力,提高系统的可靠性。给出了UART收发电路的工作原理、实现框图,并进行了仿真实验,实验结果验证了该方法的有效性。     

QDRⅡSRAM控制器研究及其应用

Xilinx FPGA内嵌的QDRII SRAM控制器实现了高速QDR协议,完成对QDRII SRAM的精确校正和高速数据的读写[1]。基于内嵌QDRII SRAM控制器读/写状态机和物理接口设计的复杂性,本文详细论述了其实现的具体细节,包括burst2和burst4读写状态机的设计,物理接口读写通路的设计以及延迟校准的设计等。而且为了验证在系统环境下QDRII SRAM控制器的读写功能,本文设计了RapidIO到QDRII SRAM控制器的burst4接口,实现了带RapidIO接口的DSP、PowerPC等各类主机对于高速burst4 QDRII SRAM的读写访问。     

一种高效动态信道化接收机设计

提出了一种动态可重构信道化方法,解决了宽带信号跨信道问题.给出了动态可重构信道化接收机的设计方案,并对各部分硬件电路的设计进行了详细阐述.在FPGA内部实现了动态可重构信道化高效结构,并给出了该高效结构各组成模块的实现方法,该高效结构可大量节省FPGA的硬件资源.动态可重构信道化方法无需知道信号的调制形式即可实现宽带信号的动态重构,具有较强的通用性.     

基于TSC695-FPGA架构的空间扫描运动控制系统设计

提出一种新型空间扫描运动控制系统TSC695—FPGA架构设计方案。方案以空间级32位浮点处理器TSC695为算法处理器,以XCV600 FPGA作为脉宽调制波形发生器和采样/通讯数据管理器,结合了TSC695的浮点运算单元和检错/纠错模块,以及FPGA的并行处理能力。实验证明,与传统的工业控制芯片相比,该架构能够显著提高空间扫描控制系统的可靠性和控制精度。     

基于FPGA的视频信号采集系统的硬件设计

为满足视频信号实时处理的需要,文章分析了现有的视频采集系统的构成和特点,在此基础上设计了以静态存储器(SRAM)为数据缓冲单元、可编程门阵列(FPGA)为控制核心、SAA7111为A/D转换芯片的实时性较好的前端视频信号采集系统.针对FPGA的特点,本设计采用自顶向下的模块化设计方法实现了视频信号采集的功能.设计过程中,用状态机完成了对芯片SAA7111的配置,用计数器控制整个信号采集过程,实现了地址、数据信号的可靠同步.     

一种用于FPGA的单粒子翻转试验系统设计研究

单粒子翻转(SEU)试验是测试FPGA芯片抗单粒子翻转性能的重要方法.提出了一种用于测试FPGA芯片抗单粒子翻转性能的试验系统;该系统通过比对待测FPGA芯片输出数据序列和正确数据来判断是否发生数据翻转.如果发生数据翻转,则进一步统计翻转次数和翻转性质,从而能够较全面的测试FPGA芯片的抗单粒子翻转性能.运用该试验系统对某款FPGA芯片进行了单粒子翻转试验,测试结果显示该试验系统能够正确评估被测芯片的抗单粒子翻转性能.     

静态随机存储器单粒子翻转效应截面的蒙特卡罗模拟

单粒子翻转(SEU)效应是离子入射静态随机存储器(SRAM)使其逻辑状态发生改变的一种效应.依据地面单粒子翻转实验数据构建合适的模型可以对器件的在轨运行错误率进行预估.文章主要针对0.15μm工艺的SRAM,基于蒙特卡罗软件Geant4,构建经验模型,模拟其单粒子翻转效应截面,并将模拟结果与实验结果进行对比,结果表明该经验模型可以应用于亚微米器件单粒子翻转效应的模拟.