在锁相环吞脉冲频合器中实现可调小数分频

推导出了吞脉冲技术锁相环频率合成器的输出频率Ｆｏ、双模前置分频器的输出频率Ｆｐ和参考频率Ｆｒ之间的关系式。经宽覆盖（１３８．０００￣１６７．０００ＭＨｚ）、高稳定度（１０＾－６）、多通道（每通道间隔２５ｋＨｚ）频合器实验论证,关系式成立。应用此关系式提出了一种新的小数分频理论和实现电路框图,该理论能解决单环频合器中高鉴相频率与高频分辨率之间的矛盾。     

一种智能化锁相环频率合成器

面向移动通信系统设计了一种智能化锁相环频率合成器，运用了吞脉冲技术和锁相技术等技术，该频率合成器输出频率：１３８．０２５－１６７．０００ＭＨｚ，以２５ｋＨｚ为频道是隔，覆盖频道数可达１１６０个，具有较高稳定度，采用单片机对频率合成器进行运算和控制，可实现置频、取频、空闲频道搜索、纠错等功能。     

住院病人报警系统

住院病人报警系统梁家定（华南理工大学科技开发公司）图１为发端电路报警电压信号使继电器Ｊ吸合，接通发端电源，使发端电路工作．图１中ＩＣ１是双音多频（ＤＴＭＦ）发生器，在本电路中用它产生代表病床号的双音频．双音频由一个低音频和一个高音频所组成，低音频的范...     

信号的DFT对其CFT逼近程度的研究

离散傅立叶变换（ＤＦＴ）或它的快速计算（ＦＦＴ）是信号分析与处理最有力的工具之一,但由于它是用为基频整数倍的Ｎ个频率分量去逼近实际信号的连续傅立叶变换（ＣＦＴ）的值,故用ＤＦＴ估计信号的频谱通常是近似的．本文不仅给出了信号的ＤＦＴ与其ＣＦＴ之间的关系式,而且在此基础上证明了用ＤＦＴ估计信号谱的近似性,给出了用ＤＦＴ精确估计整数频率和非整数频率信号的频谱方法．同时,还研究了窗函数的形状及在离散数据后面补零对用ＤＦＴ估计这些信号ＣＦＴ的影响     

无线移动信道OFDM数据传输方式

概述了无线移动信道的特点和数据传输方式，阐述了正交频分多路（ＯＦＤＭ）在模拟无线移动信道中传输数据的工作原理，给出频率调制（ＦＭ）模拟信道和单边带（ＳＳＢ）调制模拟信道ＯＦＤＭ数据传输系统的构成，并提出一组低速ＯＦＤＭ／ＳＳＢ数据传输系统的参数．     

纯正合,H—纯正合及FPH—纯正合

定义了Ｈ－纯正合及ＦＰＨ－纯正合的概念，讨论了纯正合与Ｈ－纯正合及ＦＰＨ－纯正合之间的关系，得到：一个模Ｍ是绝对纯的充分必要条件是（Ｅ（Ｍ）／Ｍ）“为Ｅ（Ｍ））”的纯子模，这里，Ｅ（Ｍ）是Ｍ的内射包，（．）＾＊＝Ｈｏｍｚ（－，Ｑ／Ｚ）。     

ZnGeP2晶体差频产生THz波的研究

为利用差频技术获得窄带、低重复频率的THz脉冲输出，将双波长KTP—OPO作为泵浦源，ZnGeP2作为差频晶体时，在满足typeⅡ相位匹配条件下，可以实现（0．5—2．7）THz，峰值功率为W量级的THz波输出。     

氮三乙酸根合铁（Ⅲ）络合物（Fe~ⅢNTA）的光稳定性──Fe~ⅢNTA的光致分子内氧化还原反应的机理

研究了氮三乙酸根合铁（Ⅲ）络合物（ＦｅⅢＮＴＡ）（在２０．０℃、Ｉ为０．５ｍｏｌ·ｋｇ－１（ＮａＣｌＯ４）及ｐＨ值１～２的条件下）对光的稳定性．实验结果表明；随着体系酸度的增加或激发光频率的增大，ＦｅⅢＮＴＡ的光稳定性下降；游离的Ｆｅ（Ⅲ）存在会使ＦｅⅢＮＴＡ的光稳定性增强；混配络合物的生成亦会使较低频率单色光照射下的ＦｅⅢＮＴＡ稳定性下降．还讨论了本体系中ＦｅⅢＮＴＡ的光致分子内氧化还原反应的机理．     

短波SFH／MFSK系统调制器的实现

研究了用于短波慢跳频系统的ＭＦＳＫ调制器，给出了调制阶数，输出频率等参数，以及硬件电路及其输出频率的实验数据，研究结果表明，该调制器能满足短波ＳＦＨ／ＭＦＳＫ系统的要求，并提高了短波数传系统的质量。     

Lewis酸的F_A标度及其应用

Ｌｅｗｉｓ酸的电负性（ｘＬ）和原子势（Ｚ／ｒｃ）是影响Ｌｅｗｉｓ酸硬软度（ＦＡ）的主要因素,本文给出了它们之间的数学关系式．根据ＦＡ值大小,把Ｌｅｗｉｓ酸分成三类,这与Ｐｅａｒｓｏｎ分类基本一致．用最小二乘法成功地建立ＦＡ与配合物的ｌｇＫｆ的线性回归方程,均通过Ｆ检验．     

吞除脉冲式数字锁相频率合成器的设计

文章介绍了通信系统中的吞除脉冲技术,然后分析了专用数字集成锁相频率合成器MC145152-2芯片的结构特点及应用原理,最后详细介绍了一种用MC145152-2芯片配合外置分频器MC12018构成吞除脉冲式数字锁相频率合成器电路的设计方法.     

伪随机序列捷变频跳频频率合成器的研制

研究一种跳频通信机低杂散、低相噪快速捷变频率合成器的实现途径。该合成器采用DDS芯片（AD9852）激励PLL（Q3236）的方案,控制单元采用TI公司的DSP芯片TMS320C31,将DDS极高的频率分辨力与锁相式频率合成器较高的工作频率结合起来,获得了更高的频率合成性能,其主要技术指标为：相位噪声小于-100dB/Hz（偏离载频1kHz处）,杂散电平小于-60dB。     

用于超小型快速截获接收机的频率合成器

该文针对超小型快速截获接收机的需求，研究了锁相式频率合成技术，采用宽带锁相环和电压预置法来提高频率捷变速度，同时，采用带阻滤波器，相位补偿电路来改善宽带锁相环的杂散性能和稳定性。     

适用于多种无线通信标准的宽带CMOS频率综合器

采用小数分频锁相环路、正交单边带混频器和除2除法器设计了一款全集成CMOS频率综合器,以满足多种无线通信标准的要求.提出基于双模压控振荡器（DMVCO）的频率综合器架构,一方面能够通过除2除法器覆盖3GHz以下的无线通信频段,另一方面DMVCO自身又替代了额外的多相滤波器来抑制混频器引入的镜像杂散.频率自动校准电路能对压控振荡器的频率进行快速、准确的校准.频率综合器采用TSMC 0.13μmCMOS工艺进行设计.仿真结果表明,在输出频率为900MHz时频偏在0.6MHz处,频率综合器的相位噪声为-122dBc/Hz;在功耗不大于56mW的情况下,频率综合器实现了0.4～6GHz的频率覆盖范围.     

基于Multisim10的频率合成器仿真与实现

介绍了锁相环工作原理及在Multisim10仿真平台中构建锁相环仿真模型的方法,实现了锁相式频率合成器的仿真,给出了不同电路参数下的仿真结果,较好地解决了频率合成器的电路设计与优化。     

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.     

Frequency synthesizer of short-wave SFH/MFSK system

The technology of DDS-driven PLL is introduced and a new scheme of frequency synthesizer which is suitable for SW SFH/MFSK System is presented in this paper. Based on the special requirement of SW communication, a model of the scheme is given and the results show that the frequency synthesizer has small frequency insteval (≤0.1 Hz), short switch pierod (<200 ms) and high frequency stability as crystal oseillator. Supported by the National Nature Science Foundation of China and the Advanced Research Foundation of National Defence Gan Liangcai: born in 1941, Professor     

Frequency synthesizer of short-wave SFH/MFSK system

The technology of DDS-driven PLL is introduced and a new scheme of frequency synthesizer which is suitable for SW SFH/MFSK System is presented in this paper. Based on the special requirement of SW communication, a model of the scheme is given and the results show that the frequency synthesizer has small frequency insteval (≤0.1 Hz), short switch pierod (<200 ms) and high frequency stability as crystal oseillator. Supported by the National Nature Science Foundation of China and the Advanced Research Foundation of National Defence Gan Liangcai: born in 1941, Professor     

锁相环频率合成器

阐述了锁相环的电路结构和工作原理,并给出一种由集成锁相环CC4046构成的频率合成器设计方案．     

多环锁相频率合成器的设计

本文设计了一种多环锁相频率合成器。多环锁相环路有直接数字频率合成（DDs）环路和锁相频率合成环路（PLL）组成。充分利用两个不同环路的优点．既保证了高的输出频率,又得到了较高的频率分辨率。