An FPGA Implementation of GF （p） Elliptic Curve Cryptographic Coprocessor

A GF (p) elliptic curve cryptographic coprocessor is proposed and implemented on Field Programmable Gate Array (FPGA). The focus of the coprocessor is on the most critical, complicated and time-consuming point multiplications. The technique of coordinates conversion and fast multiplication algorithm of two large integers are utilized to avoid frequent inversions and to accelerate the field multiplications used in point multiplications. The characteristic of hardware parallelism is considered in the implementation of point multiplications. The coprocessor implemented on XILINX XC2V3000 computes a point multiplication for an arbitrarypoint on a curve defined over GF(2^192-2^64-1) with the frequency of 10 MHz in 4.40 ms in the average case and 5.74ms in the worst case. At the same circumstance, the coprocessor implemented on XILINX XC2V4000 takes 2.2 ms in the average case and 2.88 ms in the worst case.     

素数域椭圆曲线密码点乘的高性能硬件实现

素数域的椭圆曲线密码（elliptic curve cryptography,ECC）被广泛应用于物联网安全设备中.针对这些具有有限硬件资源,同时也需要较高计算速度的安全设备,本文提出了一种基于改进Left-to-Right点乘算法的素数域ECC点乘高性能硬件结构.利用模块的复用与指令ROM减少了硬件资源消耗,并通过高位宽的算术逻辑单元提高了点乘计算的速度.在Virtex-5 FPGA上实现的资源使用量为2 684 LUT,16 DSP,4 BRAM,时钟频率达到150.2 MHz,完成一次点乘计算需要4.24 ms,综合的性能指标大于其他已有的素数域ECC点乘高性能硬件设计.      

一种并行的有限域乘法器结构

提出了一种并行的有限域GF(2^m)乘法器结构．有限域乘法由多项式乘法和模不可约多项式f(x)两步实现．把多项式被乘数和乘数各自平分成3个子多项式,多项式乘法由子多项式的乘法和加法实现．当多项式的度m=500时,与传统的Mastrivito多项式乘法相比,所提出的多项式乘法结构可以减少33．1％的异或门,减少33．3％的与门．为了简化,采用特殊不可约多项式来产生有限域,此有限域乘法器结构适合高安全度的椭圆曲线密码算法的VLSI设计．     

JPEG 2000自适应算术编码器FPGA设计

研究JPEG 2000标准中自适应算术编码器的硬件实现问题, 提出一种适合ASIC实现的并行结构, 并在FPGA上对其进行了仿真验证.该设计使用VHDL语言在RTL级描述; 并以XILINX XC2V8000-5FF1152为基础, 在ISE 5.2下完成综合及后仿真.在整个JPEG 2000设计中, 最高工作时钟66 MHz, 自适应算术编码器处理速度可达到0.25 bit/cycle.     

基于改进x2n次方器的二进制域快速模逆

研究椭圆曲线加密算法（ECC）中模逆运算的硬件结构.实现了2个基于Itoh-Tsujii算法（ITA）的模逆硬件结构,最小时钟周期模逆结构（LCC）和高速模逆结构（HS）,两种结构均使用简化为非迭代逻辑的二进制域2n次方器和模乘器,并在Xilinx Virtex-5上实现.综合结果表明,本算法提高了时钟频率,两种结构分别达到了不同场景的最小延迟.LCC结构在GF （2163）上用9周期完成运算,频率达到126.1 MHz,性能比以往工作提高56%;HS结构在GF （2193）上用20周期完成两次运算,频率达到177.6 MHz,性能比以往工作提高134%.      

基于ECC的嵌入式安全方案实现

详细分析了椭圆曲线密码体制上的算法,如大数模加、求逆、点加、点积等运算,并在ARM上实现了基于192-bit 素域上的椭圆曲线密码体制的数字签名方案.     

GF（2^m）域上椭圆曲线点乘算法的改进

介绍了在GF(2m)域上实现非超异椭圆曲线的点乘的算法,它是Montgomery 算法的改进.该算法无需乘法预处理,运算速度快于IEEE P1363草案标准上"加-减"算法,而且占用的内存资源少,易于软、硬件方式的实现.因此,该算法更利于在那些资源有限的环境中实现椭圆曲线加密体制.     

Two Normal Basis Multiplication Algorithms for GF（2^n）

Introduction Arithmetic operations in GF(2n)play an important role in coding theory,computer algebra,and cryptosystems.Among the different types of field representations,the normal basis(NB)has received considerable attention on account of its efficient i…     

直接序列扩频信号快速捕获

提出一种新的基于频域并行搜捕法的改进型快捕电路结构.该结构利用设计复用技术实现FFT单元和IFFT单元的复用;通过软件计算本地伪码FFT,并将其结果存储在ROM中,使硬件规模大幅减少;采用并行设计提高系统的运算速度;采用块浮点算法提高动态范围和运算精度.整个快捕电路由一块FPGA XC2V3000-5实现,工作时钟为29 ns,精度为1/4码片情况下,伪码捕获仅需4.145 ms.仿真和测试结果验证了设计的正确性.     

二进制扩域中基于优化正规基的乘法算法及其应用

椭圆曲线密码系统高速实现的关键是点的数乘与加法,实现点的数乘与加法要在基域中做大量的算术运算,其中最耗时的是域元素的乘法。本文给出了一类有限域GF(2m)中乘法的快速实现方法,该方法简单,高效,容易硬件实现。     

一款高吞吐率RSA密码处理器的设计

介绍了采用蒙哥马利模乘法算法和指数的从右到左的二进制方法,并根据大整数模乘法运算和VLSI实现的要求进行改进的RSA处理器,在提供高速RSA处理能力的同时,可抵抗某些定时分析攻击和功耗分析攻击.该RSA处理器在其模乘法器中使用了CSA(进位保留加法器)结构以避免长进位链,并采用一种新型(4∶2)压缩器结构以减少面积和延迟.提出了信号多重备份的方法,解决信号广播带来的大的负载和线长问题.数据通路的设计采用一种基于多选器的动态重构方法,其模乘法器可以执行一个1 024位的模乘幂运算,也可以并行执行2个512位的模乘幂运算,从而支持基于中国剩余定理的加速策略.     

椭圆曲线加密体制的双有限域算法及其FPGA实现

提出一种支持椭圆曲线加密体制的双有限域算法。该算法可以同时完成素数域和二进制域上的运算,并且模数p和取模多项式可以任意选取。提出了椭圆曲线加密体制运算单元的设计方法,此运算单元可以同时完成素数域和二进制域上的所有运算,包括加法、减法、乘法、平方、求逆和除法。此外,描述了椭圆曲线加密体制的FPGA实现,最终的电路可以对任意长度密钥进行加密,并且支持素数域和二进制域上的任意椭圆曲线。     

基于多基数系统的有效标量乘算法

首先给出了椭圆曲线上点P的7倍点公式7P,当[i]/[m]=6时,它比直接计算节省运算量7.4%～30.56%。作为双基数系统的一个推广,多基数系统具有标量表示长度更短、汉明重量更小的特点,较适用于椭圆曲线标量乘的快速计算。结合以上给出的公式,提出了一个以2,3和7作为基底的多基数系统计算椭圆曲线标量乘的有效算法,所提方法计算量更少。     

家庭网络中数字下变频器的设计与实现

基于经典的系统设计流程,设计并实现了一种应用于家庭网络核心SoC平台中无线通信系统接收机的专用数字中频下变频器。在系统级,利用系统建模工具MATLAB,完成了数字下变频器的行为建模及其功能划分;在电路级,完成了数字下变频器中主要功能模块的VLSI实现及其功能仿真。考虑到系统实现的复杂性及其硬件资源,对于数字滤波器,采用CSD和RAG等优化策略;对于数控振荡器,采用一种新型的结合LUT和CORDIC算法优点的混合算法实现方案。最后,搭建了基于Xilinx VirtexII XC2V1000-4FG256 FPGA的家庭网络无线通信系统验证平台,完成了数字中频下变频器的功能验证。     

家庭网络中数字下变频器的设计与实现

基于经典的系统设计流程,设计并实现了一种应用于家庭网络核心SoC平台中无线通信系统接收机的专用数字中频下变频器。在系统级,利用系统建模工具MATLAB,完成了数字下变频器的行为建模及其功能划分;在电路级,完成了数字下变频器中主要功能模块的VLSI实现及其功能仿真。考虑到系统实现的复杂性及其硬件资源,对于数字滤波器,采用CSD和RAG等优化策略;对于数控振荡器,采用一种新型的结合LUT和CORDIC算法优点的混合算法实现方案。最后,搭建了基于XilinxVirtexIIXC2V1000-4FG256FPGA的家庭网络无线通信系统验证平台,完成了数字中频下变频器的功能验证。     

Research and design of reconfigurable composite field multiplication in symmetric cipher algorithms

The composite field multiplication is an important and complex module in symmetric cipher algorithms, and its realization performance directly restricts the processing speed of symmetric cipher algorithms. Based on the characteristics of composite field multiplication in symmetric cipher algorithms and the realization principle of its reconfigurable architectures, this paper describes the reconfigurable composite field multiplication over GF((2~8)~k)(k=1,2,3,4) in RISC(reduced instruction set computer) processor and VLIW(very long instruction word) processor architecture, respectively. Through configuration, the architectures can realize the composite field multiplication over GF(2~8), GF((2~8)~2), GF((2~8)~3) and GF((2~8)~4) flexibly and efficiently. We simulated the function of circuits and synthesized the reconfigurable design based on the 0.18 μm CMOS(complementary metal oxide semiconductor) standard cell library and the comparison with other same kind designs. The result shows that the reconfigurable design proposed in the paper can provide higher efficiency under the premise of flexibility.     

NAF-2^k圆锥曲线数乘算法

在2^k进制数乘算法的基础上,结合NAF算法的特点,提出了一种新的数乘算法NAF-2^k数乘算法,该算法运算速度高于2^k进制数乘算法和NAF数乘算法．实验表明NAF-2^k数乘算法在椭圆曲线和圆锥曲线上进行点乘计算都是有效的．     

辐射易敏SRAM型FPGA在导航卫星中的适用性实验研究

利用兰州重离子加速器提供的86Kr离子束流开展了百万门SRAM型FPGA的单粒子效应实验研究.获得了该器件配置存储器和片内Block RAM的重离子翻转截面,给出了与国外同类实验结果显著差异的原因分析,证实了该器件对单粒子效应的极端敏感性;对三模冗余、动态刷新等容错机制的有效性进行了动态测试,结果表明采用的组合加固措施能显著降低系统的功能错误截面,基本消除了配置存储器额外引入的敏感性,达到了与同类专用集成电路接近的抗辐射水平;结合导航任务特点和实验结果,对SRAM型FPGA在导航卫星上的适用性进行了分析,提出了将加固设计与自主完好性监测相结合的应用思路.     

基于DSP和FPGA的实时图像处理平台的设计

介绍了一种基于数字信号处理器（DSP）和现场可编程阵列（FPGA）的高速实时图像处理平台的电路原理设计,外围部件瓦连（PCI）接口的软件实现和DSP软件设计。该图像处理平台主要采用TMS320C6416数字信号处理器和XILINX公司的VIRTEX4系列的XC4VLX80高性能FPGA,可灵活地在DSP和FPGA中实现各种信号处理算法程序,并且区别于传统的DSP平台,可根据算法要求方便地切换DSP和FPGA对片外存储器的操作,从而满足对各类图像数据的高速实时处理要求。     

ηT配对的配对域F36m上的最优乘法算法

在基于配对的公钥密码学应用中, 配对的有效快速实现依赖于基域的扩域中乘法算法的有效快速的实现,特别是在η_T配对的实现中需要 F_3^6m中的快速乘法运算。作者提出了对偶插值算法, 其渐近复杂度为 11 次基域中 的乘法运算, 这达到了F_3^6m中乘法运算的理论下界。