H.264/AVC编码器中6阶插值滤波器的实现

针对H.264/AVC视频编码器的系统芯片设计,提出了6阶1/2像素插值滤波器的4种具体实现结构;并且在相同的约束条件下,使用Synopsys综合工具比较了各自的实现代价,最终给出了6阶1/2像素插值滤波器的优化实现结构。     

H.264/AVC编码器中6阶插值滤波器的实现

针对H.264/AVC视频编码器的系统芯片设计,提出了6阶1/2像素插值滤波器的4种具体实现结构;并且在相同的约束条件下,使用Synopsys综合工具比较了各自的实现代价,最终给出了6阶1/2像素插值滤波器的优化实现结构。     

基于HEVC的自适应插值滤波算法

为进一步提高自适应分像素插值算法的视频图像质量,降低计算复杂度,提出一种基于HEVC(high efficiency video coding)的自适应插值滤波算法.该算法首先在新一代视频编码标准H.265/HEVC框架下进行编码,以提高视频编码效率;其次通过滤波器系数对称优化,降低码流所需滤波器系数和解码计算的复杂度.复杂度分析结果表明,与其他算法相比,该算法乘法复杂度最高降低229%,加法复杂度最高降低245%.仿真结果表明,与其他算法相比,该算法对不同分辨率视频序列均具有较好的编码性能及鲁棒性.     

基于自适应选择滤波系数的插值算法

针对不同分辨率的视频序列采用相同阶数滤波器进行分像素插值不能进一步提高编码性能的问题, 提出 了基于自适应滤波器的分像素插值算法。 该算法根据设定的 3 个不同分辨率视频序列区域, 自适应选择不同 阶数的插值滤波器; 在 3 个不同分辨率视频序列区域内, 根据像素间相关性将高阶插值滤波器替换为低阶插值 滤波器, 实现滤波器的自适应选择。 实验结果表明, 相对于 HEVC(High Efficiency Video Coding)标准算法, 该 算法使峰值信噪比值平均提高了 0. 14 dB, 比特率平均降低了 0. 37%, 对不同分辨率视频序列都具有较好的编 码性能及鲁棒性。     

基于H.264的内容自适应空域误码掩盖算法

针对视频传输中的丢包,空域误码掩盖技术使用丢失像素的相邻信息在解码端对它进行恢复。为了提高算法恢复的准确性,该文提出了一种内容自适应的H.264空域误码掩盖算法。该算法根据受损块的边缘像素和编码模式信息,将其内容分为平滑块和边缘块:对于平滑块采用双线形插值的方法;对于边缘块,则结合其边缘像素与编码模式信息选择较好的插值方向。仿真结果表明,对于多种视频序列和不同宏块丢失率,其性能均稳定的优于H.264标准的算法,在25%宏块丢失率下,恢复视频峰值信噪比相对H.264标准算法提高0.5～3dB。     

基于H.264的内容自适应空域误码掩盖算法

针对视频传输中的丢包,空域误码掩盖技术使用丢失像素的相邻信息在解码端对它进行恢复。为了提高算法恢复的准确性,该文提出了一种内容自适应的H.264空域误码掩盖算法。该算法根据受损块的边缘像素和编码模式信息,将其内容分为平滑块和边缘块:对于平滑块采用双线形插值的方法;对于边缘块,则结合其边缘像素与编码模式信息选择较好的插值方向。仿真结果表明,对于多种视频序列和不同宏块丢失率,其性能均稳定地优于H.264标准的算法,在25%宏块丢失率下,恢复视频峰值信噪比相对H.264标准算法提高0.5～3dB。     

面向H.264的快速运动估计算法

最新的H.264视频编码标准的性能比先前的相关标准有很大的提高.但增加了编码器的复杂度.尤其是使用穷举搜索算法的时候,运动估计和模式判定占用相当多的编码时间,从而降低了编码器的速度.该文提出了一种面向 H.264 的快速整像素运动估计算法-UCMRGS算法.该算法使用多分辨率网格搜索策略,结合运动矢量预测和非对称交叉搜索,有效地降低了运动估计的计算量,同时保证非常好的视频质量.实验结果表明,该文提出的快速运动估计算法,可以大大提高MPEG-4 AVC/H.264编码器的运行速度,相比穷举运动搜索算法视频质量没有下降.     

基于宏块合并的H.264模式选择算法

H.264新技术的引入提高了压缩效率,但同时编解码器运算复杂度也成倍增加.为了减小H.264的编码算法复杂度,对编码选项和模式选择算法进行了优化.算法以运动矢量合并为基础,采用1/4像素精度的细化运动估计以减低码率,对P帧宏块是否采用帧内编码模式,利用平均比特率和宏块平均边缘差值进行预判断.实验结果表明,算法在不增加峰值信噪比和码率的基础上,平均节省运动估计时间35.19%,节省编码时间48.98%.     

面向 HEVC 的高效插值滤波 VLSI 架构设计

为满足 HEVC(High Efficiency Video Coding)标准解码器中数据高吞吐率和高访存量的要求, 提出了一种 面向 HEVC 的高效率分像素插值滤波 VLSI(Very Large Scale Integration)架构设计。 在 HEVC 标准分像素插值算 法的基础上, 构造高并行度和流水线的插值滤波 VLSI 架构; 利用滤波器系数反转对称性, 设计可复用 8 阶滤 波器结构, 以减少滤波器硬件面积; 在传统的单输入通道插值器的基础上, 设计两路并行的 8 输入插值器, 以 提高数据吞吐量。 实验结果表明, 该设计能在频率为 34. 2 MHz 下完成 1 920伊1 080@ 30 帧/ s 视频解码需求, 同时, 能够满足 3 840伊2 160@60 帧/ s 视频的实时传输。     

基于SIMD技术的可重构去块滤波器结构

由于去块滤波运算数据量庞大的特点以及视频解码实时性的要求,近年来,去块滤波运算的硬件加速器已逐渐成为研究的热点。从兼顾系统的灵活性与性能的角度出发,设计了一种可重构去块滤波器。与传统的支持单一标准的去块滤波硬件加速器相比,该滤波器具有以下优点:实现了一种滤波算法可配置的滤波器结构,从而可以支持多个视频编码标准;采用了基于SIMD单指令多数据流技术,实现滤波数据全并行运算,使硬件高度规整,易于芯片布局布线;设计了1个4级可配置的流水线,重构为不同视频标准的去块滤波器,复用硬件资源,提高了硬件利用率和系统数据吞吐量。用这种架构实现了1个同时支持H.264、AVS、VP8、RealVideo 4种标准的多标准去块滤波加速器,时钟频率为200 MHz,能够用于多标准高清视频的实时滤波处理。     

基于Baseline的H.264去块效应滤波的快速算法

为了解决H.264/AVC的去块效应滤波算法中判断边界强度(boundary strength,BS)计算量大的问题,提出一种快速判定BS的算法.通过详细分析H.264编解码过程的特点,结合Baseline Profile中边界强度值的出现规律,优化了原始的BS判定流程并且减少了计算量.通过Intel VTune试验证...     

一种高效并行处理结构的H.264去块滤波器

针对H.264视频编码标准中的去块滤波部分提出了一种基于时间的高效并行处理方法。为了降低对存储器的要求,同时提高中间数据的复用效率,采用了一种改进的滤波顺序,使得对外部存储器的读/写操作可以与滤波操作并行执行。另外,由于外部数据的预先载入技术,有效地降低了外部存储器的结构复杂度。与过往技术相比,这种单数据口外部存储结构的去块滤波器单宏块滤波处理周期总数减少了9.6%～74.4%,有效地提高了处理能力。     

AVS视频标准中的分像素插值算法设计

AVS是我国具备自主知识产权的第二代信源编码标准.在它的视频编码中采用了1/2像素或者1/4像素的运动估计,这样就能提高运动矢量位移的精度,使得帧间剩余误差变小,压缩比就能提高.本文在介绍AVS中的分像素插值原理的基础上,给出了一种在实际应用中可行的算法.     

一种高效并行处理结构的H.264去块滤波器(英文)

针对H.264视频编码标准中的去块滤波部分提出了一种基于时间的高效并行处理方法。为了降低对存储器的要求,同时提高中间数据的复用效率,采用了一种改进的滤波顺序,使得对外部存储器的读/写操作可以与滤波操作并行执行。另外,由于外部数据的预先载入技术,有效地降低了外部存储器的结构复杂度。与过往技术相比,这种单数据口外部存储结构的去块滤波器单宏块滤波处理周期总数减少了9·6%~74·4%,有效地提高了处理能力。     

用Bi-cubic插值法改进H.264视频质量

通过对H．264标准的分析,提出了用Bi—cubic插值法来改进H．264标准中推荐的插值算法,以使H．264视频质量达到更好的标准,实验表明方案是可行的．