一种闪存适用新型高速高驱动电压泵设计

提出了一种适用于低电压供电Flash Memory的新型高速高驱动电压泵的设计方法．在分析电压泵工作原理和结构演变并指出当前实现方法在驱动和响应上的制约因素的基础上,结合目前先进Flash Memory工作电压和工作要求,提出了结合三阱工艺和CTS方法以消除体效应和阈值电压降从而提高性能的四相位电荷泵设计方法,专门对时钟驱动进行的优化,提高了响应速度．最后在0．18μm,3V工艺上仿真并和几种现存实现方法对比得以验证．     

电子显示屏单片机控制系统的设计

设计发光二极光管(LED)点阵电子显示屏控制系统.系统中的控制电路采用AT89C52单片机,片内8 K的Flash ROM作为程序存储器,为了便于升级,外部又扩展了一片程序存储器(27256),可以对程序进行扩展和加密保护.使用Flash存储器保存显示数据,数据更新方便,系统掉电后数据不丢失.显示内容经过屏幕编辑机的编辑,通过RS232/RS485串行口将数据送入单片机显示系统的随机存取存储器(RAM)中,再由单片机显示系统驱动,LED达到显示图形或文字的效果.     

存储器读取方法以及数字存储器装置

该发明提供一种存储器读取方法以及数字存储器装置,该方法包括接收页面数据读取指令,以选定数字存储器装置的页面;回应接收页面数据读取指令,设定第一状态位及第二状态位为忙碌状态,自选定的页面载入数据至数字存储器装置的页面缓冲器,页面缓冲器至少分割为第一部分以及第二部分,对页面缓冲器的第一部分的数据执行一第一错误更正程序而建立一第一错误更正数据;当完成第一错误更正程序时,重置第一状态位为不忙碌状态;回应接收页面数据读取指令,对页面缓冲器的第二部分的数据执行一第二错误更正程序而建立一第二错误更正数据;当完成第二错误更正程序时,重置第二状态位为不忙碌状态。该发明可以提高存储器装置的读取效能。     

低功耗高速擦写Flash Memory的研究

随着嵌入式系统和移动通信的发展及集成电路特征尺寸的减小,对低功耗和更快的擦写速度提出了新的要求。文章从传统Flash Memory的结构缺陷上分析,为降低功耗及提高擦写速度方面提出了改进方法,并介绍了Flash Memory技术的发展趋势。     

一种新型非易失性存储器——相变存储器

非易失性存储器在数字系统中扮演着重要的角色,其特点是断电后可以继续保存数据,相变存储器（Phase—Change Memory,VCM）由于其高密度、低功耗、工艺兼容等特点成为了下一代存储器的有力候选之一,引起了广泛的注意。本文主要介绍了当前相变存储器的研究现状．并对特定结构的相变存储单元进行了相变行为的计算机仿真。     

嵌入式系统中Flash存储管理策略

Flash存储器因其体积小、容量大、成本低、掉电数据不丢失等一系列优点,成为嵌入式系统中主要数据和程序载体。然而,由于Flash读写存储的编程特点,有必要对其进行存储过程管理．以使其数据存储性能得以改善。本文以TRI公司的基于NOR Flash的Flash管理软件FMM为例,详细介绍嵌入式系统中如何根据Flash的物理特性来进行Flash存储管理,并在此基础上对其数据存储方法进行了改进。     

武器系统中的嵌入式文件系统设计

本文首先从武器系统数据管理的需求出发,分析了嵌入式文件系统在武器系统中的优势。然后,针对Flash存储器在武器系统中的广泛使用,分析了NAND Flash存储器的特征。最后,对NAND Flash存储器在无OS环境下的应用,提出了一种文件系统设计方案。     

基于带符号位的浮点数运算的多位宽3D RRAM设计

本文介绍了卷积神经网络（convolutional neutral network,CNN）系统中具有多位存储的三维阻变式存储器（three-dimensional resistive random-access memory,3D RRAM）的带符号位的浮点数运算. 与其他类型存储器相比,3D RRAM可以在存储器内部进行运算,且具有更高的读取速率和更低的能耗,为解决冯诺依曼架构的瓶颈问题提供新方案. 单个RRAM单元的最大和最小电阻分别达到10 GΩ和10 MΩ,可在多级电阻状态下稳定,以存储多比特位宽的数据. 测试结果表明,带符号位的浮点数的卷积运算系统的精度可以达到99.8%,测试中3D RRAM模型的峰值读取速度为0.529 MHz.      

8098Flash导弹自动数据采集系统

介绍了由8098单片机和Flash Memory28F020组成的导弹自动数据采集系统设计。包括系统的硬件接口和系统软件。以及用一片GAL16V8实现大容量存储器存储空间的寻址方法。该系统适用于弹箭测试、无人驾驶飞机等场合的数据采集。     

用Flash单片机对FPGA进行配置的研究

在介绍闪速(Flash)单片机和现场可编程门阵列(FPGA)的基础上，重点研究了用闪速单片机对现场可编程门阵列进行配置的原理与方法，提出了F1ash单片机与进行串行数据传输和并行数据传输的实现方案。其中的硬件是针对应用广泛的AT89系列中的AT89C52 Flash单片机而设计的；而FPGA以AT6002为例，阐述了FPGA的时序要求，并分别对串行数据传输和并行数据传输方式下的比特流进行了详细分析。对配置数据分别存储在内部和外部的存储器中进行了比较，并讨论了配置数据存储的安全性。在一些对空间很敏感的应用中，为了取得更大的空间效益，可以使用具有I2C BUS总线接口的串行存储器。研究表明，用单片机对FPGA进行配置是方便、灵活、有效的，而且切实可行。该方法可以广泛地应用于不同领域。     

热声发电蓄电池系统最大充电功率捕获策略

目的研究行波热声发电蓄电池系统(TWTEGB)的组成结构,探索提高行波热声发电系统(TWTAEG)输出电功率稳定性和TWTEGB充电功率捕获能力的技术方法.方法根据热动力学原理,电磁感应定律和基尔霍夫定律建立了TWTEGB最大充电功率捕获控制系统模型,设计了采用Buck-Boost变换器对TWTAEG输入到蓄电池的充电电压进行斩波控制方式,实现TWTEGB最大充电功率捕获控制策略的MOSEFT开通与关断的切换方法.结果结合TWTAEG的运动学及输出电特性设计了AC/DC变换器开关管MOSEFT最优开通与关断的切换时间,利用脉冲宽度调制技术对TWTAEG输出电压进行控制,将TWTAEG输出的交变电能储存进蓄电池提高TWTEGB充电功率捕获能力.利用灶台余热TWTAEG数据进行仿真,TWTEGB捕获充电功率的能力比现有直接充电方式提高了26.6%.结论采用考虑TWTEGB运动特性和输出电特性设计的Buck-Boost变换器结构及其MOSEFT开通与关断的切换方法,不仅能提高蓄电池子系统从TWTEGB中捕获充电功率的能力,而且还可以提高TWTAEG输出电功率的能力及稳定性.     

基于UC3909的太阳能充电方案

随着全球化石燃料能源的大量减少,开发和应用新能源已成为解决全球能源问题的重要举措之一。该文给出了一种利用太阳能电池板,以充电管理芯片UC3909为核心的蓄电池充电方案。按照铅酸蓄电池的储能方法,该设计可以实现对蓄电池进行涓流、恒流、恒压、浮充四阶段充电,在充电过程中还可以对充电电压和充电电流进行实时监控,能够实现对蓄电池可靠精确地充电,提高蓄电池的使用寿命。     

一种基于NandFlash的嵌入式文件系统的设计

针对嵌入式系统的应用环境和NandFlash存储器的特点，设计和实现了一个遵循FAT规范适用于Flash存储器的文件系统，并对文件系统可靠性、存储器的耗损平衡、多任务支持和性能优化等进行了设计。     

锂离子电池智能充电控制器的研究与设计

该文论述了一种先进的锂离子电池充电控制器设计：在充电前检测电池的电压值,再对电压过低的电池进行涓流充电。当电池最终浮充电压达到4.2 V时,充电过程终止,整个过程由低功耗MCU进行控制。在检测到温度升高时,内部的热限制电路将自动减小充电电流。再结合专用的控制执行和保护电路,实现了锂离子电池充电控制的智能化。该设计通过了理论分析与实物制作测试,证明了该设计可行、可靠。     

基于flash的嵌入式文件系统

目前嵌入式手持设备与多媒体应用中大量数据存储在Flash中。本文针对Flash存储器的特点,设计了一种适合在嵌入式系统中使用的文件系统。该文件系统采用三层结构设计,为应用程序开发提供统一的标准API函数,具有良好的可维护性和移植性;另外,采用分布式文件分配表的存储结构．提高了文件系统的可靠性。     

基于FPGA的高速固态存储器的设计与实现

针对目前存储器在航天、通讯、气象等方面的需求,本文提出了一种新型固态存储器。它使用可编程逻辑器件FPGA作为控制核心,使用数模混合编帧技术同时进行多路数字量、模拟量和脉冲信号的存储,存储部分采用三星公司的Nano Flash作为存储介质,通过双平面技术和流水线技术的混合使用,极大的提高了原有的存数效率,达到了预期的设计要求。     

铁电存储器FRAM在12导心电图机中的应用

针对FRAM的随机读取速度快、非易失性等特性,提出了采用FM18L08的12导心电图机的存储器扩展的解决方案。系统应用FM18L08独立作为DSP外围存储器扩展,替代了传统ROM和SRAM分立设计,简化了系统硬件和软件设计,提高了系统可靠性,并设计了FRAM与高速DSP芯片的接口,提高了存储器的访问速度,同时实现了心电数据快速无挥发存储。     

一种基于位线电荷循环的低功耗SRAM阵列设计

为了降低静态随机存储器(SRAM)的动态功耗, 提出一种基于位线电荷循环的读写辅助电路的SRAM阵列。与传统设计性比, 辅助电路中转和保存了在读写操作中本该被直接泄放掉的位线电荷, 并重新用于下一个周期的位线充电。提出的SRAM存储器采用标准14 nm FinFET spice模型搭建, 电源供电电压为0.8 V。仿真结果表明, 与传统设计相比, 提出的存储阵列的功耗可以降低23％~43％, 并将SNM 和WNM至少提高25％和647.9％。     

快闪存储器阈值电压分布读取电路设计

提出了一种浮栅型快闪存储器(flash memory)阈值电压分布读取方法。其读出电路结构主要包括电容反馈互导放大器(capacitor feedback trans-impedance amplifier,CTIA)和8b循环型模数转换器(cyclic analog-to-digital converter),以上电路将存储单元的阈值电压进行数字量化输出。此外芯片还集成了译码电路、高压电路、偏置电路和控制电路等辅助电路。上述设计采用0.13μm 2P3M NOR快闪存储器工艺,芯片面积为2.1mm×2.8mm,其中存储阵列包含1 024×1 024个存储单元。测试结果表明该读取电路能够精确地读取快闪存储器的阈值电压分布,可以用来进行存储阵列器件和工艺的离散性等特性研究,也可以用于编程/擦除算法的优化设计。     

基于立方体纳卫星的软件错误检测与纠正设计

针对目前立方体纳卫星系统设计可靠性低,卫星上数据较容易受到太空单粒子效应影响发生错误导致卫星软件出现故障,该文提出在立方体纳卫星存储器中应用错误检测与纠正(Error detection and correction,EDAC)容错技术方法。该方法基于u COS实时操作系统,通过软件实现EDAC对存储器数据检错纠错,建立周期性检测任务,提高存储器数据的可靠性。通过仿真分析了错误检测与纠正方法对存储器数据的可靠性影响,通过故障注入实验证明,该方法能够完成数据的可靠性存储,满足预期的设计指标。该方法可以在立方体纳卫星系统的存储器可靠性设计中应用。