2.4 GHz 0.18 μm CMOS Doherty 功率放大器设计

采用SMIC 0.18 μm CMOS 工艺设计了一款2.4 GHz Doherty结构功率放大器.两子功放均采用两级放大结构,提高了功放的功率增益和功率附加效率（PAE).模拟显示最大功率输出为28.75 dBm,对应PAE为43％,功率1 dB压缩点输出功率为26.71 dBm, 对应PAE为38％.功率增益为24 dB.与以往报道的CMOS Doherty功放相比,PAE和功率增益均得到了明显的改善.     

8.9 GHz高效高增益E类功率放大器设计

为了减小功率放大器(power amplifier,PA)的功率损耗,提高功率放大器的增益与工作效率,本文提出一种将两级放大和反馈结构相结合的具有高效率高增益的E类功率放大器,并利用Cadence软件对功率放大器进行分析及仿真验证。仿真结果表明,在180nm CMOS工艺情况下,当电源电压为3.6V,电路频率为8.9GHz时,本文E类功率放大器的输出功率为23.5dBm,增益为24dB,功率附加效率(power added efficiency,PAE)为21%。与传统的PA相比,本文E类功率放大器在增益和功率附加效率方面均得到了提高,适用于通信、电子测量等系统。     

一个高线性功率预放大器的设计

介绍了一个使用片外阻抗匹配网络的两级AB类功率预放大器并采用0.35μm CMOS六层金属工艺实现.电路在3.3 V电源电压下工作,静态电流为18 mA.测得功率预放大器具有10 dB的功率增益,最大有6 dBm输出功率到50Ω负载,并且在1.9 GHz频率处获得了很好的线性度:输出三阶截点OIP3为9.4 dBm和输出1dB压缩点OP1dB为-0.6 dBm.     

应用于无线通信基站的Doherty功率放大器

采用Doherty技术设计并实现了一款应用于无线通信基站的S波段高效率功率放大器,通过非对称功率输入的方式使得整个功放在更宽的功率范围内获得高效率。设计中采用了安捷伦公司的先进设计系统软件(advanced design system,ADS),选取恩智浦公司型号为MRF7S21080H与MRF8S21100H的横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor,LDMOS)功放晶体管,两款晶体管的工作频率均为2.14~2.17 GHz。经过电路仿真与实物调试,最终设计并实现了功率回退达到7 dB的功率放大器,其增益为13.5 dB,并且在7 dB功率回退点上效率达到35%,峰值功率效率达到42%。相比其他功率放大器,该放大器具有较大的功率回退范围与更高的效率。结果证明,通过不对称输入方式所设计的Doherty功率放大器可以获得更宽的功率回退范围。     

Zigbee接收机内嵌CMOS程控增益放大器设计

针对低中频结构Zigbee接收机,设计一个CMOS程控增益放大器,在低功耗下实现了宽dB线性动态范围和高线性度。程控增益放大器提供70dB数字控制的线性动态范围,增益步长为2dB,增益误差≤±1dB,工作带宽1MHz～3MHz,最大增益时IIP3为1.86dBm,功耗3.14mW。采用SMIC 0.18 CMOS工艺,供电电压1.8V。     

基于谐波抑制与补偿线技术的非对称Doherty功放设计

为了提高WiMAX信号下doherty功率放大器（doherty power amplifier,DPA）回退点的效率,提出一种基于谐波抑制和补偿线技术的非对称doherty功放（asymmetric doherty power amplifiers,ADPA）结构。该结构在传统ADPA结构的基础上,首先对主功放（carrier）和辅功放（peak）输出匹配电路加入2次、3次谐波电路进行匹配设计,减少晶体管漏极电压电流的重合;然后通过添加补偿线（offset line）的方式,改变carrier和peak的功率分配比,使得整体电路获得更高的效率和输出功率。基于上述谐波抑制和补偿线理论,设计了一款工作在3.4 GHz~3.6 GHz,增益约为13 dB的ADPA。实测结果表明,当饱和输出功率达到48.75 dBm,功率回退9.5 dB时,功率附加效率（power added efficiency,PAE）达到41.8%,5 MHz偏移量的相邻信道功率比（adjacent channel power ratio,ACPR）优于-35 dBc,10 MHz偏移量的ACPR优于-48 dBc。满足WiMAX基站对功放线性度和效率的要求。     

2.4 GHz CMOS低噪声放大器设计

本文采用TSMC 0.18μm CMOS工艺,设计了两款可工作在2.4GHz频率上的窄带低噪声放大器(LNA)。两款LNA的电路结构分别为Cascode电路结构应用电流复用技术,以及应用正体偏置效应的折叠Cascode结构。所设计的两款窄带LNA的仿真结果表明,在2.4 GHz工作频率上,Cascode结构LNA在1.5V供电电压下电路功耗为4.9mW,增益为23.5dB,输入输出反射系数分别为-16.9dB与-16.3dB,噪声系数为0.72dB且IIP3为3.12dBm;折叠Cascode结构LNA可在0.5V供电电压下工作,功耗为1.83mW,增益为23.8dB,输入输出反射系数分别为-28.2dB与-24.8dB,噪声系数为0.62dB且IIP3为-7.65dBm,适用于低电压低功耗应用。     

基于SiGe工艺的Ka波段瓦特级功率放大器芯片设计

提出了一种基于0.18 μm SiGe BiCMOS工艺的Ka波段功率放大器(PA),在25-30 GHz的频段内输出功率均达到瓦特级(30 dBm以上).该PA由驱动级与功率级放大器级联组成,两级均使用堆叠结构.其中,最后一级功率级电路采用两路功率合成的方法,所使用的功率合成网络为匹配网络的一部分.每级堆叠结构均采用最优级间匹配技术(相邻堆叠晶体管间匹配),使堆叠结构中每层晶体管达到最优负载阻抗,进而使堆叠结构达到最大输出功率.使用Agilent ADS软件进行PA性能仿真,版图仿真结果显示:工作在25-30 GHz的功率放大器最大输出功率为30.9 dBm,功率附加效率为22.9%,大信号功率-1 dB带宽为5 GHz(25-30 GHz),1 dB压缩点输出功率为28.5 dBm,大信号增益为22.7 dB.     

160 GHz三级堆栈式CMOS功率放大器的设计

在40 nm标准CMOS工艺下,使用堆栈式结构设计了160 GHz的伪差分式三级功率放大器,并且应用了中和电容技术提升了其增益与稳定性.其中,级间匹配与输入输出Balun使用了片上变压器,从而减小了匹配损耗,并且提升了最终的带宽.讨论了在伪差分堆栈式结构中使用中和电容的影响与解决方案.仿真结果表明:功放在160 GHz时达到最大增益11.4 dB,3 dB带宽达到24.9 GHz,饱和输出功率达到4.9 dBm,功耗为84.5mW. 对比传统的共源级和共源共栅结构,堆栈式结构也可以应用于毫米波电路,并且提升了功放的性能.     

0.25 μm CMOS蓝牙射频接收机前端

采用TSMC 0.25 μm CMOS工艺，设计了一种2.4 GHz CMOS低中频结构的蓝牙射频接收机前端.整个接收机前端包含全差分低噪声放大器、混频器以及产生正交信号的多相滤波器.叙述了主要设计过程并给出了优化仿真结果.采用Cadence SpectreRF进行仿真，获得了如下结果：在2.5 V工作电压下，中频输出增益为21 dB，噪声系数为7 dB，输入P 1 dB为-21.3 dBm，IIP3为-9.78 dBm，接收机前端总的电流消耗为16.1 mA.     

K波段双通道集成CMOS发射前端芯片设计

采用TSMC 90 nm CMOS工艺,设计并实现了一款具有移相功能的K波段双通道集成发射前端芯片.该芯片主要由一个功率分配器、两组参数不同的有源移相器和功率放大器构成,同时在片上集成了用于控制移相器的数字模块.测试结果表明,在中心频点25 GHz处,两个通道的增益分别为19.1 dB和18.9 dB,输出1 dB压缩点分别为9.57 dBm和8.41 dBm,相位误差分别为1.38°和1.47°,供电电压为1.2 V,总功耗为0.32 W,芯片总面积为2.2 mm×1.25 mm.      

基于CMOS工艺的全集成高线性度可重构全球卫星导航系统射频接收机

介绍采用CMOS工艺设计全球卫星导航系统(GNSS)中射频接收机的可重构方法与高线性度技术.为完成多模多频接收,系统采用双通道结构,同时独立地接收两个不同频段的导航信号;针对不同导航系统的信号特征,接收机带宽可自由配置.此外,针对复杂环境下GNSS接收机高线性度要求,采用将混频器作为射频接收机第1级的系统结构,旁路低噪声放大器,从而提高系统线性度.GNSS射频接收机在0.18μm CMOS工艺下流片测试,工作频率在1.2/1.57GHz,噪声系数为2.5/2.7dB,镜像抑制比为28dB,最大电压增益110dB,增益动态范围73dB.采用高线性度结构后,输入1dB压缩点由-58dBm提高为-3dBm,接收机线性度显著提高.     

X、Ku波段宽带低噪声放大器的设计

文章利用有损匹配的方法设计了一种覆盖X、Ku波段的宽带低噪声放大器,其工作频率为8～18 GHz,带内功率增益大于32 dB,增益平坦度小于3 dB,输入输出端口的回波损耗S11和S22均优于-7 dB,噪声系数小于2.8 dB,最大输出功率为16 dBm,且具有工作频带宽、输入输出匹配结构简单的特点.     

基于SiGe BiCMOS的全集成射频功率放大器设计

提出了一种基于SiGe BiCMOS工艺的适用于移动设备的紧凑全集成功率放大器.设计采用cascode驱动级与共发射极功率级级联以提高放大器的功率增益,片上集成CMOS电源以提供偏置电流,采用分布式的镇流电阻和具有热负反馈效果的偏置电路补偿结温以防止放大器在高温工作时失效,并且采用一种紧凑的电路级的热耦合模型对所提出的热稳定措施进行仿真验证.后仿结果表明：PA在3.3 V供电下、2.4~2.5 GHz的工作范围内输出增益为32.5 dB,S11&S22<-10 dB,1 dB压缩点处的输出功率为25.4 dBm,在25 ℃的环境温度下最高结温小于65 ℃（饱和）.芯片面积仅为1.25×0.76 mm2.测试结果表明：在-45~85 ℃的工作环境下,可以在增益要求为26.5~32.9 dB的应用中正常工作.1 dB压缩点处的输出功率为24.3 dBm.采用 20 MHz 64-QAM OFDM信号测试,DEVM达到-30 dB的输出功率为18.1 dBm.     

2.4 GHz CMOS双平衡混频器的设计

该文设计了工作在2.4GHz基于Gilbert单元为核心的CMOS有源双平衡混频器.为提高变频增益增加了分流源单元.该混频器RF、LO和IF分别为2.40GHz、2.41 GHz和10 MHz.经仿真在2.5 V电压下,取得变频增益(Gc)为11.095dB、噪声系数(NF)为8.836dB、1dB压缩点(P1dB)为-13.6 dBm、三阶输入截止点(ⅡP3)为-3.72 dBm、功耗为13.5 mW的较好结果.该混频器采用TSMC 0.25μm CMOS工艺实现,版图面积(包括pads)为1 mm×1 mm.     

适用于软件无线电的高线性度、低功耗无源下变频混频器的设计

设计了一个用于软件无线电的高线性度、低功耗的无源下变频混频器,采用TSMC 65 nm CMOS工艺实现,芯片面积为0.2 mm~2,总功耗为8 mW@1.2 V.混频器中采用了改进的Gm单元,结合源级负反馈技术和MGTR技术,在提高混频器IIP_3的同时,拓宽了输入线性区域的范围.测试结果表明:线性区域的范围得到一定程度的提高,即使输入RF信号的功率为-12 dBm.混频器的IIP_3≥10.9 dBm,IIP_2≥45 dBm;在900 MHz处,混频器获得最大转换增益13.2 dB,此时NF为13.8 dB.     

作为世界文学研究的美国华裔英语文学批评

在传统共栅放大器结构基础上,基于0.18 μm CMOS工艺,提出一种带多重反馈环路技术的0.8~5.2 GHz宽带低噪声放大器(LNA). 该电路采用的负反馈结构在改善噪声系数和输入阻抗匹配的同时并不需要消耗额外的功耗;采用的双重正反馈结构增加了输入级MOS管跨导设计的灵活性,并可通过输出负载阻抗反过来控制输入阻抗匹配,使得提出的LNA在宽频率范围内实现功率增益、输入阻抗与噪声系数的同时优化. 后版图仿真结果显示,在0.8~5.2 GHz频段内,该宽带LNA的功率增益范围为12.0~14.5 dB,输入反射系数S11为-8.0~-17.6 dB,输出反射系数S22为-10.0~-32.4 dB,反向传输系数S12小于-45.6 dB,噪声系数NF为3.7~4.1 dB. 在3 GHz时的输入三阶交调点IIP3为-4.0 dBm. 芯片在1.5 V电源电压下,消耗的功率仅为9.0 mW,芯片总面积为0.7 mm×0.8 mm.     

WCDMA直放站应用的线性化功率放大器

采用一种应用三阶交调信号发生器产生的交调信号反相对消掉功率放大器自身的交调分量改善功率放大器的线性度的射频预失真方法,设计和实现了应用于WCDMA直放站的预失真线性化功率放大器.实测结果表明,在2.11～2.17 GHz频带内,功率放大器在输入1MHz间隔的双音频信号条件下,输出功率42dBm,增益56dB,三阶交调失真比达到-70dBc,三阶交调改善量大于25dB.功放输入-14dBm的双载波WCDMA信号时,输出功率达到42dBm,相邻信道功率比(ACPR)达到-50dBc,改善量达到9dB.     

基于多重反馈环路技术的0.8～5.2GHz CMOS宽带LNA设计

在传统共栅放大器结构基础上,基于0.18μm CMOS工艺,提出一种带多重反馈环路技术的0.8~5.2GHz宽带低噪声放大器(LNA).该电路采用的负反馈结构在改善噪声系数和输入阻抗匹配的同时并不需要消耗额外的功耗;采用的双重正反馈结构增加了输入级MOS管跨导设计的灵活性,并可通过输出负载阻抗反过来控制输入阻抗匹配,使得提出的LNA在宽频率范围内实现功率增益、输入阻抗与噪声系数的同时优化.后版图仿真结果显示,在0.8~5.2GHz频段内,该宽带LNA的功率增益范围为12.0~14.5dB,输入反射系数S_(11)为-8.0~-17.6dB,输出反射系数S_(22)为-10.0~-32.4dB,反向传输系数S12小于-45.6dB,噪声系数NF为3.7~4.1dB.在3GHz时的输入三阶交调点IIP3为-4.0dBm.芯片在1.5V电源电压下,消耗的功率仅为9.0mW,芯片总面积为0.7mm×0.8mm.     

2．4GHzCMOS双平衡混频器的设计与仿真

设计了工作在2.4GHz基于Gilbert单元为核心的CMOS有源双平衡混频器.为改善系统噪声性能,在混频器中变频增益增加了分流源单元和耦合电感单元.混频器RF、LO和IF频率分别为2.4 GHz、2.402 GHz和2 MHz.采用SMICO.18μm CMOS工艺进行仿真,在1.8 V电源电压下,混频器转换增益为23dB、噪声系数为8.58 dB、三阶输入截止点为-7.8 dBm、功耗为9.54 mw.