傅立叶积分算法研究

在信号分析与处理中，常涉及的积分变换是傅里叶变换(FT)、傅旱叶级数(FST)、傅里叶Z变换(FZT)及离散付里叶变换(DFT)。通过分析FT与FST、FZT、DFT的关系，提出一种基于FT计算FST、FZT、DFT的新算法，并通过例子说明这种算法的实用性。     

基于离散傅里叶变换的频率测量方法与应用

从对电源信号频率实时测量的应用需求出发,介绍了一种利用快速傅里叶变换的频率算法及其改进方法.为了快速对信号进行采集和运算,设计了一种基于FPGA、DSP硬核和新型AD转换芯片构成的数据采集计算系统,该系统利用可编程逻辑器件FPGA将多个功能模块连接在一起,完成了对A/D转换芯片及双口RAM等模块的控制;给出了系统硬件原理框图和算法流程图,并结合系统的设计方案对其中的主要功能模块进行了阐述;仿真表明了该算法的合理性和正确性,具有简单、速度快、精度高等特点.     

傅里叶级数在数字信号处理中的应用

快速傅里叶变换是针对于将一个大点数N的DFT分解成若干个小点的DFT的组合的算法[1],主要是巧妙的利用了Wn因子的周期性和对称性,构造出的一种DFT快速算法。使运算量大大降低,节省了大量时间。快速傅里叶变换的算法已经作为一种强有力的工具运用到信号处理领域中,大大推动了数字信号处理技术的进步[2]。本论文比较详细的阐述了快速傅里叶算法的数学原理、运算特点并完善的运用到Matlab,实现先好的仿真处理。     

同时计算实序列的DFT和实序列的DFT的IDFT的新公式

通过对离散傅里叶变换(DFT)的一些性质的分析,利用DFT的对称性和将一个复序列分解为4个奇偶序列之和的方法,改正了Gunther关于直接计算双实序列的DFT和实序列的DFT和逆离散傅里叶变换（IDFT）的公式中的少数错误,给出了新的同时计算实序列的DFT和实序列的DFT的IDFT的直接公式,并给出了证明.     

基于FPGA的R-64 FFT处理器的实现

快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件.文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他 R-4的流水线结构,具有占用资源更少、控制更简单等特点.该FFT处理器采用浮点数制流水线结构,能够连续处理输入数据,对R-4处理单元的改进减少了62.5%的复数加法器;该FFT处理器基于FPGA的系统时钟能够达到89 MHz,数据吞吐量为4 096 point/46 μs.     

基于FPGA的基8-FFT处理器设计

 ^{提出了在现场可编程门阵列（FPGA）上实现4096点基8快速傅里叶变换（FFT）算法的设计方案。方案对蝶形器、旋转因子产生器和输入/输出接口进行了分析和优化,整个算法的流程采用了流水线的工作方式,提高了运算速度并减小了FPGA内部资源的占用。通过仿真测试,并同Matlab定点模型进行了对比。本设计方案在100MHz的时钟下,完成4096点基8-FFT运算需要2.048?滋s,完全满足高速数字信号处理的要求。}     

一种快速FFT处理器的地址生成方法

研究一种适用于VLSI设计的高速、低功耗快速傅里叶变换(FFT)处理器中操作数与旋转因子的地址快速生成方法.通过引入r进制数(r＝2,4,8,...)的概念对离散傅里叶变换(DFT)算法进行重新推导,并利用r进制数的运算规则得出了一种新的基r数的固定点与可变点长Cooley-Tukey FFT算法的地址快速生成方法.该方法还进一步减少了旋转因子的读取次数,并对可变点长FFT处理器中旋转因子的存储容量进行了压缩.     

同时计算二维实序列的DFT和二维实序列的DFT的IDFT的新公式

利用二维离散傅里叶变换(DFT)的一些性质,将Gunther提出的关于同时计算一个N点实序列的DFT和另一个N点实序列的DFT的逆离散傅里叶变换(IDFT)的4个新的直接公式中的第1和第4个公式,以及他提出的关于同时计算2个N点实序列的DFT的新公式推广到了二维的情形,并给出了相关证明.这些结果在处理实信号时是非常有用的.     

基于FPGA高精度信号相位差设计

在导航定位、精确制导中,脉冲参数测量是至关重要的信息.针对高精度、实时脉冲参数测量要求,采用现场可编程门阵列(FPGA)对脉冲参数信号相位差进行测量.相比较于离散傅里叶变换(DFT)和全相位快速傅里叶变换(FFT)等方法,可用于多通道处理,可扩展成阵列,具有很强的实时处理能力,系统处理精度高,适用性广.     

基于ASIC的128点FFT处理器的设计

所研究的芯片是128点定点FFT处理器,该处理器主要应用于超宽带无线通信系统.采用一种适合于128点快速傅里叶变换(FFT)的混合基-22/2的按频率抽取算法,并在此基础上设计一种并行运算与流水线结构相结合的硬件系统.详细描述了系统状态机的设计,最终实现了一个满足时序和设计工艺要求,达到了以下指标:工作频率66 MHz,芯片面积3.54 mm2,功耗为71.6 mW的高性能的FFT的IP处理器核.     

根据数据统计特征的低功耗FFT处理器

提出了一种基于SDF（single-path delay feedback）结构的低功耗FFT处理器。该FFT处理器使用了根据输入数据的统计分布特征的功耗优化方案。详细分析了该方法的优缺点,并提出了相应的改进方案。使用中芯国际0.18 μm工艺设计实现了一个64点的FFT处理器,通过比较发现对于特定的数据流,大约可以节省15％的功耗。     

加窗全相位DFT数字滤波器

基于全相位离散傅里叶变换(DFT)数字滤波器的直接频域实现网络结构，对输入或输出数据加窗，导出了一种新型的加窗全相位DFT数字滤波器．其频率特性比不加窗的又有较大提高，幅频响应等于或逼近频率采样值，通带纹波极小，阻带衰减极大，过渡带陡峭，零相位，滤波性能和实现的简捷性超过其他传统方法．它除了可以采用通常的卷积结构外，也可采用直接频域网络实现，此文给出了它的直接频域网络组成及其简化算法，这种网络具有实时自设计功能，可构成时变系统，用于滤波器传递函数实时可变的场合，便于集成为频响和长度均可编程的通用零相位数字滤波器，它是数字滤波器的一种新的设计理念和实现结构。     

OOFDM-PON系统的FFT/IFFT字长联合优化设计与实现

在基于现场可编程门阵列(field programmable gate array, FPGA)平台实现的实时光正交频分复用无源光网(optical orthogonal frequency division multiplexing-passive optical network, OOFDM-PON)系统中, 由于实时全并行快速傅里叶变换/快速傅里叶反变换(fast Fourier transform/inverse fast Fourier transform, FFT/IFFT)模块计算复杂度高, 成为实时OOFDM-PON系统设计的主要瓶颈之一. 构建OOFDM-PON发送与接收仿真平台, 通过联合优化OOFDM-PON发送端的IFFT与接收端FFT蝶形运算的旋转因子和输出字长来降低模块的系统逻辑资源占用率. 采用基于缩短字长界限范围的方法来减少最优化字长的搜索时间, 同时构建了实时OOFDM-PON系统的基于DIF-2的64点IFFT/FFT的字长优化映射表. 该映射表在离线OOFDM-PON平台上的验证结果与仿真结果之间的误差控制在0.5 dB,验证了该优化算法的正确性. 与Spiral设计方案相比, 该设计的基于上述映射表的FFT模块可以节约大约37.2%的逻辑资源.     

一种更有效的素数长度DFT快速算法

离散傅立叶变换（ＤＦＴ）在数字信号处理、数字图象处理等许多领域起着重要作用,九长度ＤＦＴ的快速计算是任意长度ＤＦＴ快速算法的基础及重要组成部分,传统的素数长度ＤＦＴ快速算法效率较低,且具有程序过于复杂,子进程调度较多等许多不利因素,很难在问题中得到应用,本文采用了一种傅里叶技术－－算术傅立叶变换（ＡＦＴ）来计算ＤＦＴ〈该方法乘法计算量仅Ｏ（Ｎ）,当用于计算素数长度ＤＦＴ时,其效率比传统的方法高,一     

基于IDFT的椭圆球面波函数重构产生方法

针对椭圆球面波函数(PSWF)信号的实时产生问题,给出了PSWF的傅里叶级数展开式,研究了PSWF信号的有限傅里叶展开,并对其误差进行了分析,最后提出了基于离散傅里叶逆变换重构产生PSWF信号波形的方法.该方法建立了PSWF信号与正余弦级数之间的联系,并将高效、成熟的傅里叶变换技术运用到PSWF信号的产生上,提高了PSWF数字波形产生的硬件可实现性.同时,也为其他复杂波形信号的实时产生提供了一种切实可行的产生方法.     

Novel Low-Complexity Low-Latency Orthogonal Frequency Division Multiplexing Transmitter

Traditional orthogonal frequency division multiplexing(OFDM) transmitter is implemented by exploiting inverse fast Fourier transform(IFFT), up-sampling, and low pass shaping filter(LPSF) modules, which occupy a large number of hardware resources and severely lower down the operation speed. To address these limitations, we propose a novel OFDM transmitter architecture, by which the aforementioned modules can be discarded and replaced with some simple switches. In the proposed architecture, direct digital synthesis(DDS) method is employed to generate digital sub-carriers and to transform OFDM data from frequency domain to time domain. Through some sophisticated simplifications, the proposed architecture can avoid using multipliers and remarkably save hardware resources. Finally, comparative experiments are carried out on field programmable gate array(FPGA) platform which demonstrates that our DDS-based architecture saves more than half of the hardware resources and doubles the achievable maximum frequency compared with traditional structure.     

FPGA实现流水线结构的FFT处理器

针对高速实时信号处理的要求,介绍了用现场可编程逻辑阵列(FPGA)实现的一种流水线结构的FFT处理器方案.该FFT处理器能够对信号进行实时频谱分析,最高工作频率达到75 MHz.通过对采样数据进行加窗处理来减少了频谱泄漏产生的误差.为了提高FFT工作频率和节省FPGA资源,采用了由1 024点复数FFT计算2048点实数FFT的算法.此外还介绍了一种计算复数模值的近似算法.