JPEG 2000标准下二维离散小波变换高速VLSI结构设计

提出一种基于JPEG 2000标准下的二维离散小波变换高速VLSI结构,实现了提升离散小波变换.VLSI结构包含2个行滤波器、2个列滤波器和3个存储器模块;每个滤波器包含2个加法器和1个右移位除法器.行和列滤波器并行工作,整个结构的流水线设计方法增加了硬件资源利用率,加快了变换速度.二维离散小波变换结构已经过VHDL行为级仿真验证,并可作为单独的JPEG 2000 IP核应用于各种实时图像/视频芯片中.     

二维图像小波分析的滤波器设计

滤波器的设计是实现二维图像小波分析的关键。在研究图像信号特征和一维小波变换理论的基础上，根据图像信号邻近像素的相关性提出了一种准对称边界延拓方法，用一维小波变换实现了二维离散小波变换，同时，在理论上证明了行的反向数据流的离散小波变换也是反向的，离散细节信号除反向外并改变符号的性质，并利用双正交滤波器的对称性建立了一种实现二维离散小波变换的滤波器结构，实现证明此方法有较好的图像重构性和信噪比。     

一种适合JPEG2000编码的动态感兴趣区域提取算法

在分析了JPEG2000感兴趣区域（ROD编码标准的基础上，提出了一种基于形态学的动态JPEG2000的ROI提取方法．利用形态滤波器组与分水岭分割算法将LLn小波子带图像划分为若干闭合区域，再利用区域纹理特征来判定LLn小波子带图像的ROI以及生成LLn子带的二值模板，最后依据离散小波变换结构以及坐标映射原理，动态生成全部子带的二进制ROI模板．在JPEG2000压缩软件中的应用结果证明，     

一种高效存储多级二维9/7离散小波变换结构

针对JPEG2000图像压缩编码硬件实现中多级离散小波变换模块(DWT)与优化截断嵌入式模块(EBCOT)之间大量小波系数存储带来的缓存问题,提出了一种新型高效存储的多级二维9/7离散小波变换结构。首先,基于9/7小波变换提升算法,设计了可满足并行结构要求的基本处理单元,并在此基础上搭建了二维变换模块;然后采用一种新型的数据扫描方式,通过对图像分块并进行块间组合扫描,大幅降低了DWT模块与EBCOT模块间的小波系数缓存;最后根据数据扫描特点完成了非折叠结构多级二维小波变换模块的构建。仿真实验结果表明,三级9/7离散小波变换结构处理一幅大小为512×512像素的图像,对比已有硬件结构可节约存储资源40%以上。     

一种可重构的离散和连续小波变换结构

提出了一种基于提升算法的连续和离散统一的小波变换算法，给出可重构的计算结构，包括可重构的提升节点阵列和地址发生器．为了验证该结构的正确性，在现场可编程门阵列平台上测试了离散的二维5/3和9／7变换（JPEG2000标准中采用）及连续的二维Hart变换，结果证明该设计具有普遍的兼容性．     

JPEG2000中DWT的MATLAB实现

随着多媒体技术应用的不断增加,图像压缩技术不仅要求具有较高的压缩性能,而且还要求有新的特征来满足一些特殊要求.为此,国际标准化组织(ISO)制定了新一代静止图像压缩标准:JPEG2000.通过对JPEG2000中的离散小波变换(DWT)的详细分析,给出了用MATLAB6. 5实现其核心变换的方法,并利用小波变换工具箱对各种图像进行压缩后,给出了小波基的选择方法.     

一种适合JPEG2000编码的动态感兴趣区域提取算法

在分析了JPEG2000感兴趣区域（ROI）编码标准的基础上，提出了一种基于形态学的动态JPEG2000的ROI提取方法．利用形态滤波器组与分水岭分割算法将LLn小波子带图像划分为若干闭合区域，再利用区域纹理特征来判定LLn小波子带图像的ROI以及生成LLn子带的二值模板，最后依据离散小波变换结构以及坐标映射原理，动态生成全部子带的二进制ROI模板．在JPEG2000压缩软件中的应用结果证明，所提方法克服了目前ROI编码必须人工参与的缺陷，利用它可根据图像内容自动生成ROI编码图像，大大提高了批量ROI编码的效率．该方法同时还支持任意形状的图像，并与国际JpEG2000标准兼容．     

混合基于行和7/5提升格式的小波变换算法

针对传统小波变换算法对内存需求大和计算复杂度高的问题,提出了混合基于行和7/5提升格式的小波变换算法。该算法采用基于行的小波变换,减少图像压缩的存储容量,利用BT7/5滤波器实现提升格式以减小计算复杂度。实验结果表明,该算法具有与JPEG2000相近的压缩效果,比传统的小波变换算法具有更小的内存需求,比其他基于行的提升小波算法具有更低的计算复杂度。     

图像压缩建议标准中的变换

研究了一种新的可用于无损图像压缩的小波变换,该变换是空间数据系统咨询委员会(CCSDS)图像压缩建议标准中采用的一种近似"9/7"整数离散小波变换。全文以典型的Cameraman图像为例,示出了各级变换后的图像,最后给出了去相关性和变换后各层子图像能量分布的理论公式,把文中研究的变换与JPEG2000中无损图像压缩的缺省滤波器"5/3"整数小波从这两个角度做比较,给出比较结果,得出了近似"9/7"整数离散小波是一种性能较好的变换方式的结论。     

基于JPEG2000低内存低复杂度的图像编码算法

针对JPEG2000内存需求大、计算复杂度高等问题，提出了用提升格式实现的基于行的小波变换方法．以累进方式完成列向的小波变换，可在不影响变换结果的前提下降低对存储容量的需求；同时利用提升格式的特点，进一步节省内存和加快计算速度．针对EBCOT算法3个通道编码、三次扫描操作浪费大量运算时间的情况，应用一次扫描完成3个通道编码操作的算法对其进行改进，不用重复形成上下文，大大减少了运算时间，并保持了JPEG2000的优异性能．     

JPEG2000 DWT变换器和EBCOT编码器的VLSI结构设计

为了进行符合新一代静止图像压缩标准 JPEG2 0 0 0的图像编码 IP核设计 ,提出了基于 JPEG2 0 0 0标准的离散小波变换器 (DWT)和优化截断的嵌入式分块编码器 (E-BCOT)的 VL SI结构。DWT采用的空间组合推举体制算法(SCL A)将基于 9/ 7滤波器的标准推举 (lifting)算法体制快速的运算量降低了 5 / 12。EBCOT采用的并行运算和动态内存控制 (DMC)结构 ,在保证编码速度的前提下 ,最大限度减小了片内小波系数缓存量和访问频率。这 2项设计均可以作为单独的 IP核应用在其他需要高速图像处理的领域 ,如远程监控、数码相机等。     

JPEG 2000自适应算术编码器FPGA设计

研究JPEG 2000标准中自适应算术编码器的硬件实现问题, 提出一种适合ASIC实现的并行结构, 并在FPGA上对其进行了仿真验证.该设计使用VHDL语言在RTL级描述; 并以XILINX XC2V8000-5FF1152为基础, 在ISE 5.2下完成综合及后仿真.在整个JPEG 2000设计中, 最高工作时钟66 MHz, 自适应算术编码器处理速度可达到0.25 bit/cycle.     

JPEG2000全并行位平面编码器的VLSI设计验证

研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路...     

多信号处理器并行系统及其应用

多信号处理器并行运算是提高数字信号处理系统运行速度的主要方法之一，具有广阔的应用前景。本文介绍了ADSP2106x的硬件结构和高速处理性能，然后给出了基于ADSP2106x的4种多处理器并行处理器的设计方法及其在快速付里叶变换（FFT）和移位快速付立叶变换（SFFT）中的应用。     

JPEG 2000高速MQ编解码器的VLSI实现

提出了一种应用于JPEG2000标准的高速MQ编解码器的VLSI架构,该架构对JPEG2000中的标准MQ编解码流程进行了优化,采用条件判断归纳化简、零检测和整体移位等方法来达到高速编解码的目的．采用3级流水线结构的MQ编解码器架构,编解码器的工作效率可以达到1bit／cycle,并且在速度与面积之间达到了很好的平衡。     

异构多核协处理器ESCA及其JPEG压缩算法

提出一种异构多核处理器工程科学计算加速协处理器（ESCA）体系结构,此体系结构可作为协处理器对计算密集型的应用提供计算加速.基于该ESCA协处理器的混合计算系统设计并行静态图像JPEG压缩编码算法的映射与实现,并在四核ESCA处理器原型上对JPEG压缩编码算法进行了性能评测.实验结果表明：针对计算密集型的应用,所提出的ESCA处理器具有良好的计算加速效果.     

基于提升小波变换的JPEG2000核心算法研究

JPEG2000是新一代静态图像压缩标准，它具有优良的压缩性能和很高的灵活性。介绍了JPEG2000的编码流程，研究了它的核心算法，重点分析了JPEG2000所采用的提升小波变换。并得出JPEG2000与传统的图像压缩标准相比确实具有更加优越的性能的结论。     

快速二维小波变换VLSI结构

提出了一种快速有效的二维小波变换超大规模集成电路(VLSI).该结构是一种4输入/4输出直接型结构,行列滤波同时运行,包含4个行滤波单元和1个列滤波单元,行滤波单元通过使用折叠结构减少硬件资源,列滤波单元在每个时钟周期,可同时处理4路行滤波的结果.整个结构无需额外的缓存,数据处理无需停顿.将之与其他类似结构进行了比较,结果表明本结构系统响应快、输出速率高,适应于高速运算等应用场合.