明导EDA系统的开发与应用

应用MentorGraphicsEDA系统模拟仿真工具和VHDL语言的模拟、综合、优化工具，研究了智能化电子设计的模拟仿真及VHDL语言描述的电子设计的模拟、综合、优化问题。     

基于VHDL语言的数字系统的设计

本文介绍了VHDL语言及其基本特点和VHDL语言在数字频率计中的具体应用,说明了用VHDL语言设计数字系统的方法,并给出了仿真波形图。     

EDA技术在数字电路设计中的探讨

探讨EDA技术在数字系统电路设计中的应用,以VHDL语言描述设计交通灯控制电路为实例,指出EDA设计过程的主旨及注意事项.帮助初学者尽快掌握和应用EDA技术.     

VHDL语言实现四位频率计的仿真设计

本文介绍了VHDL语言及其基本特点,讨论了VHDL语言在EDA中的诸多优点,并以四位频率计电路的设计为例,综合说明用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用,并给出了频率计电路的时序仿真波形。以验证结果与设计指标之间的一致性是否满足实际要求。     

基于VHDL的闹钟控制系统

VHDL语言具有与具体硬件无关和设计平台无关的特性。本文的闹钟设计与制作是基于VHDL语言,并对系统硬件设计和软件实现进行了详细的描述。     

基于VHDL的有限状态机设计

以同步模4可逆计数器的VHDL语言设计为例,介绍了VHDL和有限状态机的特点以及基于VHDL的有限状态机设计的方法和过程。     

在系统编程技术在出租车计费系统中的应用

介绍VHDL语言及在系统编程技术的应用,结合自顶而下模块化设计的出租车计费系统实例,给出使用VHDL语言和在系统编程器件设计数字系统的基本思路。     

基于VHDL语言的数字电路设计

简要介绍了硬件描述语言VHDL语言的基本结构 ,并将应用VHDL语言的软件设计方法和传统的数字电路硬件设计方法相对照 ,阐述了其在数字电路设计上的应用     

VHDL语言在电子设计中的应用

VHDL作为一种硬件描述语言,主要用于数字电路与系统的描述、模拟和自动设计,是当今电子设计自动化(EDA)的核心技术。文中简单介绍了VHDL语言的特点和相应的设计流程,并通过具体实例说明了VHDL语言在数字电子设计中的应用,给出了仿真结果,并对结果进行了分析讨论。     

基于计算机VHDL的自动门控制的实现

本文就自动门的电子电路设计方法与基于VHDL语言的EDA技术设计的方法的比较来说明EDA设计的优点及VHDL语言的自动门控制实现过程。     

浅谈VHDL语言在数字电路实验中的应用

传统数字电路实验采用TTL或CMOS芯片,不能满足现代数字系统设计的要求。而应用VHDL语言的数字电路降低了数字系统的设计难度,因而应用更加广泛。通过简易数字钟的设计流程,介绍了VHDL语言的自项向下、模块化的设计方法。从而说明VHDL语言在数字电路实验中的优点,对数字教学有一定的指导作用,对同学们设计能力的提高有很大的帮助。     

MUX＋PLUSⅡ在EDA课程教学中常见问题

EDA课程是VHDL语言、VHDL程序设计、MUX＋PLUSⅡ的使用等结合一体的课程,其中VHDL语言的程序设计经常要用到MUX＋PLUSⅡ软件,学生在使用过程中经常遇到几个常见的问题。     

用VHDL自顶向下设计数字密码锁

VHDL非常适用于可编程逻辑器件的应用设计。尤其在大容量CPLD和FPGA的应用设计中, 若采用以往的布尔方程或门级描述方式, 很难快速有效地完成。VHDL能提供高级语言结构, 方便地描述大型电路, 快速地完成设计。它支持设计单元库的创建, 以存储设计中重复使用的元件。它是一种标准语言, 它的设计描述可被不同的工具所支持, 可用不同器件来实现。文中以数字密码锁的设计为实例, 从方案的确定, 各阶层的划分, VHDL的应用, 介绍了VHDL自顶向下的设计方法。     

基于VHDL的数字电子钟的设计

本文以一款数字钟设计为例,较详细的介绍了如何用VHDL语言设计数字电路,由此说明利用VHDL开发数字电路的优点.     

基于VHDL语言的I2C总线数据监视采集系统

针对I2C总线上数据信息的监视、截取等问题,设计一种新的基于VHDL语言的数据监视采集系统.采用VHDL语言对数据监视采集模块进行功能描述和实现,在第三方VHDL编辑仿真软件Active-HDL下进行编译和时序仿真.结果表明,设计的数据采集系统能够有效对I2C总线数据进行监视和截取.     

VHDL语言在数字电路教学中的应用

VHDL作为一种新型的硬件描述语言,主要用于数字电路与系统的描述、模拟和自动设计,是当今电子设计自动化（EDA）的核心技术。文章通过十六位计数器的实例介绍了用VHDL语言设计数字系统的流程和方法,并通过仿真实现预定目的。实践证明,VHDL语言在数字系统设计中具有硬件描述能力强,设计方法灵活等优点,从而降低了数字系统设计的难度,提高了工作效率。     

基于VHDL的数字电压表设计及实现

通过对FPGA芯片进行VHDL语言编程,并在EDA实验箱上下载、调试,实现了数字电压表的功能。具体方案是利用状态机的方法对ADC0809进行采样控制,并将采样后的信号转换为BCD码,经译码后再通过三位数码管进行显示。该设计突出了VHDL语言良好的电路描述和建模能力,从而大大简化了硬件设计任务,提高了设计效率。由于VHDL语言的灵活性和可扩展性以及EDA实验箱的反复利用性,减小了实验成本。     

延时电路的VHDL设计

VHDL语言现在已经成功地应用于硬件电路设计的模拟验证和综合优化等方面.本文首先采用了VHDL语言设计电路时采取的自顶向下的设计方法设计了数字电路经常用到的延时电路;而且以具体的延时电路设计分析了设计中所遇到的问题,并给出了解决方案.     

硬件描述语言VHDL到Verilog的翻译

分析了两种常用硬件描述语言 Verilog和 VHDL的语言特征 ,找出它们之间内在的对应关系 ,并阐述了由 VHDL向 Verilog语言翻译的实现方法。这对于硬件设计具有辅助作用