|
|||||
|
|
| VHDL语言实现四位频率计的仿真设计 | |
| 引用本文： | 钟晓强.VHDL语言实现四位频率计的仿真设计[J].科技咨询导报,2008(8):206-207. |
| 作者姓名： | 钟晓强 |
| 作者单位： | 浙江工商职业技术学院 浙江宁波315012 |
| 摘 要： | 本文介绍了VHDL语言及其基本特点,讨论了VHDL语言在EDA中的诸多优点,并以四位频率计电路的设计为例,综合说明用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用,并给出了频率计电路的时序仿真波形。以验证结果与设计指标之间的一致性是否满足实际要求。 |
| 关 键 词： | VHDL 仿真 EDA 数字电路 频率计 |
| 文章编号： | 1674-098X(2008)03(b)-0206-02 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |