多核处理器下SKLOIS多级安全数据库查询方法研究

针对传统方法存在多核处理器下SKLOIS多级安全数据库查询不准确的问题,提出一种新的多核处理器下SKLOIS多级安全数据库查询方法。用一个加权有向图对多核处理器下SKLOIS多级安全数据流图进行描述。为数据流图中所有结点分配一个内核。依据数据流图中规定的执行顺序执行给定查询语句,完成查询语句的并行执行。查询语句通过LBT树模型获取,通过定义三种多核处理器下的SKLOIS多级安全数据库查询类型获取LBT搜索空间大小的上界和下界。搜索整个查询执行计划空间,获取一个具有最小开销的LBT查询树,给出LBT方法的查询代码。实验结果表明,所提方法具有很高的查询响应速度,且针对更新数据具有快速适应能力。     

面向X86多核处理器的数据流程序任务调度与缓存优化

数据流编程作为一种编程模式被广泛地应用于多核处理器系统,其多核处理器的并行调度和对主存的访问延迟对程序的性能有很大的影响.为此,结合X86多核处理器的特点,提出一种数据流程序的任务调度与缓存优化方法.任务调度优化首先在预处理阶段提高目标程序的局部性和并行粒度;然后利用数据流程序的数据并行、任务并行和流水并行优化核间负载均衡,并构造软件流水调度.缓存优化针对目标系统的层次性缓存结构特征,通过消除缓存伪共享减少多核并行运行时相互间的干扰,根据逻辑线程间的通信分布实现逻辑线程到处理器核的映射.以COStream作为数据流编程语言,输出经过编译优化后的目标代码.实验选取数字媒体领域典型的算法进行测试,测试结果表明,编译优化后的测试程序基本达到线性加速比,验证了编译系统的有效性.     

基于数据依赖关系的程序自动并行化方法

针对目前大量串行遗产程序无法在高性能并行计算机上高效运行的问题,提出一种基于数据依赖关系分析技术的程序自动并行化方法,采用数据依赖关系分析技术对串行程序进行分析,将串行程序中基本块分成两类:彼此间具有依赖关系的基本块和彼此间无依赖关系的基本块,通过对无依赖关系的基本块进行并行处理实现串行程序的自动并行化,从而解决了在对串行程序自动并行处理时开销增大的缺点,并得到较好的并行优化结果.实例分析结果表明,该方法可以识别出可并行执行的基本块,实现串行程序的自动并行化.     

基于CMP的多种并行蚁群算法及比较

基于片上多核处理器(Chip Multi-processor,CMP)的多种并行蚁群算法,包括并行最大最小蚂蚁系统、并行蚁群系统及两者的混合等5个并行算法,提出一种在CMP的每个处理器核心上模拟一个子蚁群,整体蚁群共享同一信息素矩阵,实现信息素隐式交流的方法.用多线程实时优先级实现该算法,并用若干旅行商问题实例进行了测试,分析了不同并行策略的影响.测试结果表明,基于CMP的并行蚁群具有相对于核心数目的线性加速比,异种蚁群混合策略在解的稳定性上更具优势。     

程序编译中循环并行执行的分解算法

为了充分利用多核并行计算的优势,提高科学计算中程序计算的速度,建立了基于消息传递接口的并行程序编译的循环分解算法.实验结果表明,循环并行执行的分解算法有效地利用了多核处理器的高速计算核心,与串行执行程序相比,并行程序的执行显著提高了程序的计算速度.     

HPSEPS软件包及其千核应用

基于自主开发的并行软件包HPSEPS所提供的大规模对称特征问题并行求解器,讨论了对称特征问题的并行计算方法,给出了HPSEPS的架构.HPSEPS软件包开发基于多级并行实现技术,并提供包括求解稠密和稀疏特征问题在内的多个并行求解器.在深腾7000平台上对不同大规模特征问题的并行求解进行了性能测试,实验结果表明HPSEPS在上千处理器核上具有很好地可扩展性.通过第一性原理,在上千处理器核上将Si金刚石结构计算由400个原子提升到2 000个原子,并给出了1 200个原子碳纳米管和纳米量子点计算.     

采用数据驱动机制的多核处理器

摘要：
针对当前工艺条件下多核处理器存在程序并行性不足的问题,设计了一种采用数据驱动机制、支持函数语言风格编程的多核处理器,包括通用处理器核、数据驱动模块和片内路由器.其中：通用处理器核用于执行常规程序;数据驱动模块用于检测数据的完备性;片内路由器则可提供处理器核之间及簇之间的通信.实验结果表明,所设计的多核处理器能够支持C语言“函数式语言”风格的编程模板.每个C代码段执行纯函数的操作,消除了函数间的共享变量,使得并行编程的复杂度有所降低.同时,所采用的数据驱动机制没有执行顺序的严格限制,充分挖掘了算法潜在的并行性.经测试,数据驱动多核处理器的加速比随着计算资源的增加而增大,从而验证了数据流计算机的加速倍数随处理器数目增加而线性增长的结论.
关键词：
数据驱动; 并行编程模型; 数据流机; 多核处理器
中图分类号： TP 338
文献标志码： A     

面向片上多核处理器的推测多线程机制下的独立栈模型

在推测多线程并行执行时,各线程中借助共享栈来实现函数调用的过程存在互斥访问问题,为此提出了一种采用片上多处理器(CMP)的推测多线程机制下的独立栈函数调用模型,核栈采用一对一方式,栈之间的有机配合支持推测多线程中的函数调用.通过在模拟器端添加两条指令实现栈空间的管理,从而消除了共享栈模型中的加锁问题.为了保证程序正常运行,编译器对生成的代码作相应的调整,模拟器方面则增添了get和update两条指令,以便管理相应的栈空间.因为独立栈函数调用方法消除了共享栈模型中的栈加锁问题,使得成功线程发起的数目有不同程度的提高,从而提高了程序的并行加速比.Olden基准程序的测试表明,独立栈模型相对于共享栈模型使程序的平均并行加速比提高了3.85%.但是,由于影响程序推测并行加速比的因素复杂,某些测试程序也出现了独立栈的加速比低于共享栈的情况.     

利用投影时序逻辑的多内核进程调度建模与验证

针对软件测试无法满足多内核处理器上进程调度的验证需要这一问题,提出利用投影时序逻辑(PTL)的定理证明方法来验证进程调度.使用PTL公式建立了支持当前主流进程调度算法的多内核处理器进程调度一般模型S,并将系统期望的性质描述为PTL公式P,在PTL公理系统的基础上,通过证明S蕴含P是否为一个定理来验证系统是否具备该性质.以2内核处理器上的多级反馈队列算法的正确性为案例进行检验,结果表明所提方法可验证多内核处理器进程调度的系统性质,保证多内核进程调度的可靠性.由于多内核处理器的进程调度具备了并发系统的主要特点,因此该方法也适用于一般的并发系统验证.     

混合并行两步调整遗传策略的软硬件划分算法

为了提高软硬件划分方法的效率,针对已有遗传算法求解软硬件划分没有结合特定问题处理、不满足约束个体的不足,提出一种混合并行的两步调整遗传算法.采用两步调整策略将不满足约束的个体转换为可行个体,当提高方法的运行效率时,图形处理单元用于计算每个个体的硬件耗费、软件耗费和通信耗费,多核CPU(中央处理器)用于并行执行个体间的调整,流并发传输策略进一步减少CPU和GPU(图形处理器)之间的传输开销.在基准数据集上,与求解该问题的已有方法相比,运行时间和求解质量都有明显优势.实验结果验证了该方法的有效性和合理性.     

“神威·太湖之光”上Tend_lin并行优化

大气环流模式是中科院地球系统模式中最为复杂的模式,在当前主流的众核异构平台上开展大气环流模式的众核并行化是高性能计算的热点研究问题。针对AGCM4.0热点程序动力框架的适应过程Tend_lin,利用神威OpenACC编程模型在"神威·太湖之光"高性能计算平台上实现并行化,并从循环分布、循环分块、数据传输的表达、函数调用的从核化等方面提升应用性能。详细讨论了不同场景下的数据传输表达,对比测试了不同分块尺寸对程序性能的影响。相比主核串行,两种测试规模下,Tend_lin应用的单核组多线程并行均获得6倍以上的加速;且随着应用分辨率的扩大,众核处理器的性能得到更好发挥,在C规模下,多进程获得了69倍的全应用加速。     

多核处理器中基于MapReduce的哈希划分优化

针对传统的并行哈希划分算法不能高效地利用多核处理器的并行资源,且不能较好处理有倾斜的输入数据的问题,提出了一种在多核处理器中基于MapReduce的哈希划分算法,并且提出了存储结构优化、多步划分优化、数据倾斜优化3种优化策略。该算法将输入数据分成若干块后提交给各个线程并行处理,并选择合适的策略避免写冲突,使其能够高效地利用多核处理器的并行资源。文中提出的哈希表能够提高cache效率,从而提升算法的整体性能。引入MapReduce模型可使多步哈希划分在Map过程和Reduce过程中分别进行;数据倾斜优化策略能使算法适应有倾斜的输入数据,且具有较好的效果。实验结果表明:在多核处理器中,文中提出的算法能够适应各种分布的输入数据,并且使哈希划分的整体性能得到提升。     

SSDA并行算法在无纸化阅卷中空白题识别的应用

图像匹配是图像处理领域的一项重要技术。针对无纸化阅卷系统的主观题评阅,提出了一种结合自适应阈值SSDA(序贯相似性检测算法)和多核多线程并行技术的图像匹配方法,由电脑自动完成主观题空白题的评阅,以提高评阅工作效率。通过螺旋分配多核处理器资源,在多核处理器的每个核心上并行运行SSDA图像匹配,按行列顺序处理待匹配区域,每个核心的匹配结果不断更新阈值,达到提高匹配速度的目的。最后进行实验仿真,可见,与传统的串行算法相比较,本算法能够满足空白题识别中图像匹配的实时性要求,并且有较好的识别效果。     

基于Microblaze的组合电路在片进化设计

虚拟可重构(VRC)电路的配置耗时问题一直是数字型演化硬件研究中的难点。为此,本文对组合电路的演化模型做了改进,提出了专门针对组合电路演化的虚拟可重构并行配置平台。讨论了在此平台上演化组合电路的方法,并在Xilinx Virtex-5(XC5VLX110T)开发板上成功实现了2×2乘法器。基于并行配置的方法,显著提高了演化速度。为了确保演化单元对外部电路不影响,提出了基于Microblaze核的内程序模拟进化和对VRC单元高速实时配置进化方法,并对此进行了详细的讨论。     

多处理器上（m,n）选择问题的一个并行算法

给出求解从任意给定的n个数据中选取m个最小(最大)者即(m,n)选择问题的一个并行算法(m相似文献   

异构多核协处理器ESCA及其JPEG压缩算法

提出一种异构多核处理器工程科学计算加速协处理器（ESCA）体系结构,此体系结构可作为协处理器对计算密集型的应用提供计算加速.基于该ESCA协处理器的混合计算系统设计并行静态图像JPEG压缩编码算法的映射与实现,并在四核ESCA处理器原型上对JPEG压缩编码算法进行了性能评测.实验结果表明：针对计算密集型的应用,所提出的ESCA处理器具有良好的计算加速效果.     

PLC控制系统可靠性设计与实现

可编程序控制器(PLC)是专门为工业生产环境设计的控制装置。探讨了PLC可靠性设计方面的主要问题,结合工程设计经验提出可行的解决方法。     

一种数字式多路换向阀及其PLC控制

介绍了一种多路换向阀的数字化改造原理,在原手动多路换向阀上添加步进电机和传动环节,给出了其传递函数,提出了对步进电机进行控制的PLC控制方法,并对其PLC控制软件设计进行研究,给出PLC控制的程序流程图,分析了其控制特性。     

基于GPU的PCA人脸识别系统设计

针对实际人脸识别系统需要满足实时性的应用需要,探讨了在图形处理器(GPU)硬件架构基础上的基于主成分分析(PCA)人脸识别系统设计与实现.结合统一计算设备架构(CUDA)的计算平台,通过将算法中耗时长、适合并行的部分过程映射到GPU上并行执行改进系统的加速实现.实验结果表明:相对于基于CPU平台的串行实现,基于GPU的实现在整体上能够获得约5倍的加速,而两个执行并行的模块能分别获得最大20倍和30倍的加速.     

区间图上的并行算法设计

对区间图上的图问题并行求解,给出两种算法设计方法.利用这两种方法,对最小团覆盖、最大团、最大独立集、最小支配集、Hamiltonian 回路、最佳道路覆盖、最小带宽和Steiner 树的计算问题, 在EREW PRAM 模型上给出O(logn) 时间,使用O(n) 处理器的高效并行算法.