MT9075B在R2信令系统中的应用

介绍了R2线路信令系统和MT9075B芯片,描述了使用MT9075B实现R2线路信令系统的具体方案,并就如何通过软件对MT9075B进行读写控制作了详细描述.     

激光技术在信息存储中的应用

本文结合只读式光盘、一次写入型光盘、可擦重写光盘的读写原理讨论了激光技术在信息存储技术的应用。     

可编程控制器在JZH-2B型电梯控制系统中的应用

针对继电器控制的JZH—2B型电梯存在线路复杂,故障率高等问题,采用三菱FX2型可编程控制器对原有的继电器控制进行了改造.根据JZH—2B型电梯需要实现的功能选择相应输入/输出点数的可编程控制器,设计了程序流程图,以及电梯运行中主要环节的梯形图,梯形图采用了模块化设计,便于调试,利用可编程控制器改造后的控制系统,简化了外围线路,提高了电梯运行的可靠性.     

1553B总线在嵌入式图形显示控制板中的硬件实现方法

通过对1553B总线的研究,设计出了集成1553B总线的嵌入式图形显示控制板,该图形控制板具有集成度高、图形功能丰富和处理速度快的特点.     

基于FPGA的圆机数据存储器的设计

为扩展嵌入式圆机选针数据的存储空间,提高选针数据读写速度,结合Altera公司的主流FPGA芯片EP1C6Q240的实际系统,在FPGA中采用了模块化设计方式,给出了一种基于FPGA的SDRAM控制器的实现方法.分析了所用SDRAM的特点、原理,介绍了SDRAM控制器的组成框图及各模块功能,给出了读写SDRAM的时序图.     

QDRⅡSRAM控制器研究及其应用

Xilinx FPGA内嵌的QDRII SRAM控制器实现了高速QDR协议,完成对QDRII SRAM的精确校正和高速数据的读写[1]。基于内嵌QDRII SRAM控制器读/写状态机和物理接口设计的复杂性,本文详细论述了其实现的具体细节,包括burst2和burst4读写状态机的设计,物理接口读写通路的设计以及延迟校准的设计等。而且为了验证在系统环境下QDRII SRAM控制器的读写功能,本文设计了RapidIO到QDRII SRAM控制器的burst4接口,实现了带RapidIO接口的DSP、PowerPC等各类主机对于高速burst4 QDRII SRAM的读写访问。     

云存储在校园信息化中的应用与优化

针对目前校园海量数据存储面临的服务器资源利用率低、管理维护成本高等问题,在云存储技术的基础上提出了校园云存储服务的设计,并进行了实验.为减少读写速率的损失,系统通过调用HDFS(Hadoop distributed filesystem)的API接口方式实现数据存储及对集群的状态监控和管理.实验表明:传输文件的大小和集群中数据节点的个数对云存储服务的数据读写速率的影响较大;HDFS并行传输大量小文件的速率相对较低.     

基于R7F0C009B单片机的工业缝纫机控制器设计

设计了一种以R7FOC009B单片机为控制核心,用于工业缝纫机直流无刷电机控制的控制器.该控制器利用R7FOC009B单片机实现功率驱动模块精准控制,实现电流信号、霍尔信号、调速信号检测,定针信号判别等功能,并采用双闭环调速控制器实现系统电流、转速的精准控制.试验结果表明:所设计的控制器能根据转速误差及误差变化率对比例、积分参数制定不同的控制策略,提高了系统的鲁棒性,同时还能根据所采集的电流变化,及时在起动、减速等过程中快速响应,改善母线电压波动带来的影响.所设计的控制器能满足工业缝纫机直流无刷电机实际控制的动态和静态性能要求.     

基于DS18B20的分布式温度监测系统的设计

设计了基于DS18B20传感器的分布式温度监测系统,给出具体应用电路,并重点介绍了DS18820的读写方法.软件设计基于嵌入式实时操作系统uCOSⅡ,保证了系统实时性和可扩展性,在中央空调实验系统中应用该系统,达到预期的技术指标.     

基于FreescaleHC08的新型低成本全中央监控电子密码锁的研究

介绍一种崭新的低成本电子密码锁,主控芯片采用Freescale公司的新型单片机MC68HC908GP32.该电子密码锁的flash存储技术一改传统电子密码锁读写缓慢的E2ROM电路结构.该密码锁以单电源供电,具有电路简单、高可靠、支持全微机中央监控、断电信息保存的特点.     

基于FPGA的PCIe SSD设计与实现

为满足大数据时代数据密集型应用日益增长的存储需求,设计与实现了一个高性能固态盘原型系统。该固态盘以闪存为存储介质,与主机通过PCIe接口进行通信,主控逻辑基于FPGA实现。在FPGA内部实现了PCIe接口模块、缓存控制器、闪存转换层和闪存控制器。介绍了PCIe接口、闪存转换层和闪存同步控制器等模块的设计与实现。测试结果表明,该固态盘原型系统写带宽达到2.6GB/s,读带宽达到2.93GB/s,读写IOPS(input/output operations per second)达到300 000,能够满足高带宽高吞吐率的存储需求。     

基于FPGA的SPI接口Flash控制器设计及其在存储配置数据中的应用

针对现场可编程门阵列(FPGA)丰富的逻辑资源及产生精确时序的能力,给出一种基于FPGA的SPI控制器的设计方法.可方便地对SPI flash进行读写、擦除等操作,从而能快速、准确地存储数据.在SPI控制器设计过程中使用Modelsim进行仿真验证,并用VHDL硬件描述语言进行编程,下载到FPGA开发板上进行测试,对SPI接口flash进行操作,证明了系统设计方法的正确性和可靠性,该方法对flash存储控制系统的设计具有普遍适用性,实现了对以FPGA为控制核心的系统数据长时间存储.     

基于FPGA的高速大容量固态存储设备数据ECC的设计与实现

针对目前高速大容量固态存储设备中,影响数据存储可靠性的错"位"问题,设计和实现了一种基于FPGA的专用ECC (Error correction code)纠错方法.在读、写操作时分别对存储数据的行和列生成校验码,通过比较两次操作的校验码,对错"位"进行精确定位和纠错,纠错能力为1 bit/512 B.相比传统纠错算法,ECC纠错方法电路实现简洁,纠错能力强,易于硬件实现.实际运行结果表明,设计完全满足高速数据记录的需求,为大容量数据存储器的可靠性提供了重要保障.     

大容量闪存芯片的接口设计与应用

以28F640J3为例介绍了大容量闪速存储器的特点及其在小型数据存储系统中的应用，给出了闪存芯片与高速单片机（DS80C320）的典型电路，针对元器件间电气连接不匹配问题，给出了解决办法并收到良好效果，并提出了一种在系统资源紧张时，扩展地址总线的方法，在实践中证明了这种方法的可行性。     

HFB:一种闪存上的块页混合缓存管理方法

闪存有多种优良特性,但是它却还具有较严重的缺点,这使得闪存的性能不高,成为了系统的性能瓶颈。该文提出了一种名为HFB(hybrid flash buffer)的高效闪存缓存管理方法。HFB方法提供页和块两种粒度的缓存管理策略,发挥两种不同粒度替换策略的优势,可以适应随机和顺序性的工作负载。HFB优先减少在闪存上较耗时的写操作,也减少了读和擦除操作。HFB采用八叉树组织缓存数据,实现了对数据的高效管理。该文对HFB进行了理论分析,并采用DiskSim模拟器和实际工作负载对其进行评测。理论分析和实验结果表明:HFB的加权缓存命中率高于其他典型的闪存缓存管理方法。     

基于日志的闪存文件系统的设计

日志文件系统的主要设计思想是跟踪文件系统的变化,在日志节点中记录对文件所作的修改信息.FAT、JFFS、YAFFS等文件系统由于擦写频率过高,对闪存储介质的某些块造成较大的负担从而导致存芯片失效.文章设计的基于日志的闪存文件系统对存取采用的是追加模式,能很好地均衡读写频率,将该系统应用于嵌入式GIS系统,取得较好的效果,但在效率上还有待提高.     

Ethernet controller SoC design and its low-power DFT considerations

In this paper, an Ethernet controller SoC solution and its low power design for testability (DFT) for information appliances are presented. On a single chip, an enhanced one-cycle 8-bit micro controller unit (MCU), media access control (MAC) circuit and embedded memories such as static random access memory (SRAM), read only memory (ROM) and flash are all integrated together. In order to achieve high fault coverage, at the same time with low test power, different DFT techniques are adopted for different circuits: the scan circuit that reduces switching activity is implemented for digital logic circuits; BIST-based method is employed for the on-chip SRAM and ROM. According to the fault-modeling of embedded flash, we resort to a March-like method for flash built in self test (BIST). By all means above, the result shows that the fault coverage may reach 97%, and the SoC chip is implemented successfully by using 0.25 μm two-poly four-metal mixed signal complementary metal oxide semiconductor (CMOS) technology, the die area is 4.8×4.6 mm2. Test results show that the maximum throughput of Ethernet packets may reach 7 Mb · s⁻¹. Biography: ZHENG Zhaoxia (1975–), female,Ph.D. candidate, Lecturer, research direction: system one chip (SOC) integrated circuits design.     

Hybrid hard-/soft-decision LDPC decoding strategy for NAND flash memory

This paper concerns a decoding strategy to improve the throughput in NAND flash memory using low- density parity-check （LDPC） codes. As the reliability of NAND flash memory continues degrading, conventional error correction codes have become increasingly inadequate. LDPC code is highly desirable, due to its powerful correction strength. However, in order to maximize the correction strength, LDPC codes demand fine-grained memory sensing, leading to a significant read latency penalty. To address the drawbacks caused by soft-decision LDPC decoding, this paper proposes a hybrid hard-/soft-decision LDPC decoding strategy. Simulation results show that the proposed approach could reduce the read latency penalty and hence improve the decoding throughput up to 30 %, especially in early lifetime of NAND flash memory, compared with the conventional decoding with equivalent area.     

子页感知的闪存页面置换算法

根据闪存的独特物理特性,提出了子页感知的闪存页面置换算法.该算法引入了子页技术和基于相似概率的部分更新机制,既可以提高闪存存储系统的性能,又可计算每个内存页的置换值,并选择了置换值最小的内存页为牺牲页.实验结果表明,新算法在页面命中率、读/写操作次数、运行时间方面均具有优势.