可用于HEVC视频编码器的混合输入DCT变换器设计

离散余弦变换是HEVC中的重要组成模块之一，能够有效提高压缩效率。本文针对帧间预测重构时，随着CTU尺寸的增大和划分层次的增加，完成全部变换块变换所需要的时钟周期显著增多的问题，提出一种既可以实现单一变换块的变换与反变换，又可以对尺寸为32 px*32px基于HEVC四叉树划分的混合块进行变换与反变换的硬件架构.采用多层次蝶形架构与混合矩阵乘法器对混合输入数据进行逐级分解并运算，其数据流动与单一变换块一致。在Altera的Stratix III器件下综合工作频率为189.47 MHz，在Synopsys的SAED 90-nm器件库下用DC综合工作频率为140 MHz，逻辑门数为130K，混合块变换每个时钟始终可以处理32点数据。     

分像素插值算法的VLSI实现

针对H.264/AVC标准中分像素插值运算复杂度高和存储访问量大的问题, 提出新的分像素插值算法。该算法采用易于硬件实现的4阶滤波器取代6阶滤波器进行分像素插值; 基于算法给出了一种1/4像素精度的8×8 块插补流水线结构。经性能分析和滤波器结构比较表明, 该结构在一个时钟内可以完成32个1/2像素位置的插值运算, 可应用于所有大小块, 且有面积小, 速度快的特点。实验结果表明, 与H.264标准相比, 该算法可以降低15%的空间复杂度, 提高了峰值信噪比, 降低了比特率, 提高了编码性能。     

32×32高性能乘法器的全定制设计

编写Verilog程序对32×32高性能乘法器的结构算法进行验证.为提高乘法器的性能,采用CSA和4-2压缩器相结合的改进Wallace树结构进行部分积压缩;采用速度快、面积小的传输门逻辑设计Booth2编码电路和压缩电路;运用欧拉路径法设计优化部分积产生电路;采用基4 Kogge-Stone树算法基于启发式欧拉路径法设计优化64位超前进位加法器.该乘法器全定制设计采用SMIC0.18μm 1P4M CMOS工艺,版图面积0.179 41mm2,在大量测试码中最坏情况完成一次乘法运算时间为3.252 ns.     

自动导引小车的优化设计与实现

目前广泛使用的导引小车存在价格昂贵、自动化程度不高和效率较低等问题,需要进行优化设计.以STM32F103R8T6控制器为核心,设计了一套磁导式AGV导引控制系统,对控制系统整体方案进行了验证,对硬件电路系统的主要功能模块进行了设计.主要功能模板包括STM32核心模块、L298N电机模块、SS41F磁敏传感器模块、LED与蜂鸣器等.软件设计采用Keil uVision5进行系统仿真与实验,并结合ST-Link进行设计与处理.所设计的导引小车基本实现了自动导引控制功能,可为载物AGV设计提供参考.     

H.264/AVC编码器中6阶插值滤波器的实现

针对H.264/AVC视频编码器的系统芯片设计,提出了6阶1/2像素插值滤波器的4种具体实现结构;并且在相同的约束条件下,使用Synopsys综合工具比较了各自的实现代价,最终给出了6阶1/2像素插值滤波器的优化实现结构。     

基于邻近插值法还原Bayer RGB的FPGA实现

图像传感器在采集每一个像素时仅采集它的R、G、B其中一种颜色分量的强度信息.在彩色数字图像系统中,需对传感器图像进行实时处理和颜色插值.邻近插值算法的时间复杂度和空间复杂度都较小,可以通过流处理实现,这使得它容易在FPGA上实现且节省硬件资源.在进行硬件实现之前首先通过MATLAB对邻近插值法的还原效果进行验证.硬件设计中使用移位寄存器连接FIFO的架构,并使用标准Verilog代码编写实现,最终用Modelsim仿真验证设计.     

H.264/AVC编码器中6阶插值滤波器的实现

针对H.264/AVC视频编码器的系统芯片设计,提出了6阶1/2像素插值滤波器的4种具体实现结构;并且在相同的约束条件下,使用Synopsys综合工具比较了各自的实现代价,最终给出了6阶1/2像素插值滤波器的优化实现结构。     

Verilog HDL语言的AES密码算法FPGA优化实现

AES密码算法是目前广泛使用的一种加密算法。为了对AES算法进行优化,通过对密钥扩展模块重复调用,实现代码的高效利用。具体方法为在AES算法进行加解密运算时,其中所需的密钥可在其他模块执行时重复调用,即一次生成十轮密钥,通过控制模块实现轮密钥加运算。详细叙述了改进后AES算法的Verilog HDL硬件语言实现,特别是对具体实现过程中关键核心代码进行了清晰描述,经modelsim6.1f仿真验证正确后进行了FPGA硬件实现,对FPGA硬件实现进行了实验结果正确性验证。实验结果表明,优化后的AES算法在Xilinx Virtex-V FPGA上仅占用了3 531个Slice,5 522个LUT,与同类加密算法实现所需的资源数对比,在性能同等条件下占用面积更少,可满足芯片的较小面积应用需求,从而可以使得AES算法应用于目前流行的各种小面积智能卡上。     

H.264编码器中插值运算和整数变换的优化

首先分析了H.264编码器中运算密集的插值和整数变换过程;然后对其进行算法改进和优化,给出整数变换的全零预先判决方法;最后以整数变换为例,使用Intel的MMX技术优化运算密集模块。优化后,测试表明插值运算和整数变换模块运行速度有数倍提高。     

基于RVM的可重用测试方法及应用

介绍了如何运用Synopsys提供的层次化验证方法来快速搭建高质量验证平台,通过将验证模块部分或全部重用到系统级芯片（SoC）验证平台中,大大减少了验证平台的搭建时间,提高了验证环境的执行效率;最后,以一个异步串行通信接口模块UART为例,描述了如何快速搭建一个系统级验证平台.