密码算法芯片抗功耗攻击能力量化模型研究

提出了一种密码算法部件功耗信噪比模型,对模型进行了形式化证明,并在DES密码算法部件上进行了实验验证.理论和实验证明了该模型的有效性,通过该模型可以量化评估密码算法的抗功耗攻击能力.相比其他同类模型,此模型更简化,计算性能更高,同时对信噪比模型进行了相关拓展,可以扩展到功耗攻击的输入明文样本数来量化评估密码算法部件的抗功耗攻击能力.     

一种热量约束下的3D-ICs调度测试划分方法

提出了一种热量约束下的3D-ICs(三维堆叠集成电路)调度测试划分方法,该方法在充分考虑分区条件和不违反温度约束的条件下将每个测试按照原来测试的温度进行划分,允许与更多的测试并行执行,实现测试间的最大重叠。在ITC’02基准电路的实验结果表明,在温度有显著影响的环境中,与传统的方法比较该划分方法对调度质量有实质性的改进,利用测试时间的重叠可以有效地减少测试应用时间,降低测试成本。     

Verilog HDL语言的AES密码算法FPGA优化实现

AES密码算法是目前广泛使用的一种加密算法。为了对AES算法进行优化,通过对密钥扩展模块重复调用,实现代码的高效利用。具体方法为在AES算法进行加解密运算时,其中所需的密钥可在其他模块执行时重复调用,即一次生成十轮密钥,通过控制模块实现轮密钥加运算。详细叙述了改进后AES算法的Verilog HDL硬件语言实现,特别是对具体实现过程中关键核心代码进行了清晰描述,经modelsim6.1f仿真验证正确后进行了FPGA硬件实现,对FPGA硬件实现进行了实验结果正确性验证。实验结果表明,优化后的AES算法在Xilinx Virtex-V FPGA上仅占用了3 531个Slice,5 522个LUT,与同类加密算法实现所需的资源数对比,在性能同等条件下占用面积更少,可满足芯片的较小面积应用需求,从而可以使得AES算法应用于目前流行的各种小面积智能卡上。     

嵌入式系统实践教学研究与设计

为培养适应社会需求的嵌入式人才,本文提出符合计算机专业特点的嵌入式软件技术方向人才培养目标,对目前计算机嵌入式系统教学的现状展开分析与研究,结合嵌入式实验教学的特点,制定了一套切实可行的课程体系和教学模式,包括设计多层次嵌入式实验内容,实践开发平台,WinCE开发工具以及教学考核方式等多方面的内容。