低电压ESD对2SC3356造成的事件相关潜在性失效

研究了低电压的静电放电(ESD)对微电子器件造成的事件相关潜在性失效.从CB管脚对微波低噪声NPN晶体管2SC3356施加低电压人体模型(HBM)的ESD应力,发现,随着ESD应力次数的增加,器件的放大特性hFE逐渐退化,并且当电压达到一定水平,多次的ESD可以使器件失效.研究表明,低电压的ESD对器件造成的损伤具有潜在性和积累性.     

静电放电电磁脉冲对微电子器件的双重作用

研究了低电压的静电放电(ESD)对微电子器件造成的潜在性失效,采用人体模型(HBM)对微波低噪声晶体管2SC3356施加不同电压的ESD应力.结果表明:高电压的ESD注入对2SC3356器件造成的损伤主要是不可恢复的损伤,而低电压的ESD注入对2SC3356器件造成的损伤是可恢复的损伤;ESD的注入对器件有双重作用:一方面ESD在器件中可引入潜在性损伤,另一方面ESD对器件有加固作用,并且注入ESD电压越高,这些作用越明显.     

静电放电次数与半导体器件潜在性失效的关系

为研究硅双极晶体管中由ESD注入引起的潜在性失效与放电次数间的关系,对微波低噪声小功率硅双极器件进行了同一电压不同次数的人体模型ESD注入实验.注入电压为1.50 kV.注入管脚为器件对ESD最敏感的端对.器件分组注入不同次数的ESD后,将注入和未注入过ESD的器件同时进行加速寿命实验.通过比较各组器件损伤率的大小来反映器件使用寿命的变化.经统计分析与计算发现:开始时,随放电次数的增加,器件出现潜在性失效的概率增大,当概率达到一定极限值后,又会随放电次数的增大而减小,说明ESD的注入不仅可能在部分硅器件内部造成潜在性失效,也可能提高另外一部分器件的可靠性.     

ESD对微波半导体器件损伤的物理机理分析

为了得到电磁脉冲对微波半导体器件的损伤规律,进而研究器件的静电放电损伤机理,首先对半导体器件静电放电的失效模式即明显失效和潜在性失效进行了介绍;其次分析了器件ESD损伤模型;最后通过对器件烧毁的物理机理进行分析,得到器件在静电放电应力下内在损伤原因。在ESD电磁脉冲作用下,器件会产生击穿效应,使内部电流密度、电场强度增大,导致温度升高,最终造成微波半导体器件的烧毁。     

MOS器件静电放电潜在性失效概述

各类微电子器件在向着微型化与集成化方向发展的同时,随之而来的便是其抗静电放电能力的下降。然而,静电放电不仅能够在微电子器件内部造成明显失效,而且能够在其内部造成潜在性失效。潜在性失效,是目前最具争议的一种失效模式,也最具威胁性。国内外研究人员在此方面积极开展了多项研究并取得了较大的进展,他们的研究结果表明:在MOS器件中确实存在静电放电潜在性失效问题。同时,在他们的研究中对MOS器件静电放电潜在性失效的损伤机理、检测方法等进行了相应研究。     

CMOS电路的静电放电失效分析

静电放电(ESD)对半导体器件的损伤是影响电子产品可靠性的重要因素。在ESD引起的损伤中,有90％的概率会造成器件在使用现场的早期失效,因此ESD会严重影响器件的可靠性。我们用人体模型电路测量了部份CMOS电路的ESDS,对ESD失效器绊作了分析;根据被测器件的ESDS的统计分布规律,计算了CMOS器件的静电放电失效概率。     

中美两国ESD失效分析研究现状及比较

随着微电子技术的迅猛发展和半导体器件尺寸的大幅度缩小,ESD失效分析已经成为微电子器件可靠性领域中的研究热点之一.概述了作为西方发达国家的典型代表美国由于ESD所造成的危害十分严重,因此美国学者对微电子器件的ESD失效分析进行了广泛研究.介绍了美国在该领域所取得的研究成果及进展状况并与我国学者所做的研究作了比较.美国在这领域所取得的新成果、新技术、研究所采用的新方法等等对我国的科学工作者是很有借鉴意义的.     

CMOS电路的静电放电失效分析

静电放电(ESD)对半导体器件的损伤是影响电子产品可靠性的重要因素.在ESD引起的损伤中,有90%的概率会造成器件在使用现场的早期失效,因此ESD会严重影响器件的可靠性. 我们用人体模型电路测量了部份CMOS电路的ESDS,对ESD失效器件作了分析;根据被测器件的ESDS的统计分布规律,计算了CMOS器件的静电放电失效概率. 测试方法按美军标Mil-Std-883C标准规定的要求研制了人体模型ESDS测试仪,其放电波形上升沿时间常数为14ns,下降沿为300ns.在每一电压水平上均对器件各进行五次正负放电,相邻两次放电的时间间隔为5秒.     

微电子器件工业生产中的静电防护研究

从ESD过程分析入手,对微电子器件工业生产中的静电来源以及泄放途径进行了剖析,介绍了4种静电放电模型,进而阐述了微电子器件工业生产中的静电防护技术以及静电防护体系,以确保静电防护的有效性。     

静电放电保护器件性能测试技术研究

为准确测试静电放电(ESD)保护器件的性能、解决ESD产生的辐射场及其高频反射对测试结果的影响,本文研制了基于微带设计和电磁场屏蔽理论的专用测试夹具,评价了该夹具的传输特性,建立了由高频脉冲模拟器、专用测试夹具和示波器等组成的测试系统.利用该系统测试了某型号ESD保护器件的限幅响应时间、箝位电压和峰值电流等性能参数.测试结果表明,该测试系统能够满足ESD保护器件性能测试要求,可广泛应用于ESD保护器件设计和优化研究.     

功率器件芯片封装和静电放电失效分析

针对一般失效机理的分析可提高功率半导体器件的可靠性.利用多种微分析手段,分析和小结了功率器件芯片的封装失效机理.重点分析了静电放电(electrostatic discharge,ESD)导致的功率器件失效,引入了ESD电热理论模型.实验证明,该模型能快速准确地分析金属引线的抗ESD强度.     

静电放电对高频小功率硅晶体管的双重作用

为了深入研究静电放电对双极晶体管的作用效应是否发生改变,对目前广泛使用的高频小功率硅双极晶体管的静电放电失效进行了实验分析.采用相应的静电放电模拟器,进行不同电压的静电放电注入实验再配合加速寿命实验,一方面验证了低于失效阈值的静电放电注入可能在该类晶体管内部造成潜在性失效,另一方面发现静电放电的注入也可能类似退火,对部分该类晶体管起到了训练加固的作用.     

新型低泄漏防闩锁ESD钳位保护电路

提出了一种新型抗静电泄放(ESD)钳位保护电路--栅控可控硅级联二极管串(gcSCR-CDS)结构.相比传统级联二极管串(CDS)结构,新结构利用插入的SCR管减小了钳位电路的泄漏电流和导通电阻,提高了电路的抗ESD能力;利用栅控的PMOS管,提高了维持电压,抑制了闩锁效应.0.35μm标准CMOS工艺流片结果表明,该结构泄漏电流为 12nA,抗ESD能力超过 8kV.     

GCNMOS结构电源和地之间的ESD保护电路设计

分析了电源与地之间ESD保护电路的必要性,研究用于电源和地之间GCNMOS(栅极耦合NMOS)结构ESD保护电路的工作原理,在此基础上提出了一个相应的版图设计,仿真结果显示该结构的ESD失效电压达到了3 kV.     

一种基于Java 2平台的分布式测量模型

针对基于Web的分布式测量应用的需求，提出了一种新的分布式测量软件模型。该模型充分利用Java2平台和其他Web工具的优势，在实现客户服务器间便捷有效的网络通信方面具有显著特色．使用Java2平台下的分布式对象技术简化了繁琐的底层协议处理，使用Java本机接口解决了跨语言调用底层硬件驱动的问题．用此模型成功开发了一个应用实例，基于Internet的远程机器人实时测试系统，验证了模型的可行性和有效性．