Verilog RTL模型

VLSI集成电路芯片测试技术正在向高层次测试推进，针对Verilog硬件描述语言，提出了一种在寄存器传输级（register transfer level,RTL)上的电路模型VRM，该模型着重于实际应用，可输出文本格式文件，便于开发实用的RTL级故障模拟和RTL级测试生成等软件。基于该模型。还实现了一个简单的RTL逻辑模拟程序以验证VRM模型的可行性。     

一种LCD显示控制器的设计与实现

从LCD显示控制器芯片的设计方案,介绍了LCD控制器的特性,重点描述了该LCD控制器中主要模块的设计.用Verilog硬件描述语言对所设计的系统进行了功能描述和仿真、验证,并给出了RTL级的仿真波形.该LCD显示控制器具有较好的可移植性,稍作改动就可以应用于不同类型的LCD显示控制.     

使用Verilog语言的数字VLSI设计

自从Verilog语言由Phil Moorby最初发明之后，该语言和它的使用发展得很快。开始时平均设计的大小是一万个门左右，模拟以验证设计是它的主要用途，但是从那时到现在在设计的尺寸方面已惊人地增长。对于大多数的设计而言，来自RTL的自动逻辑合成已经成为标准的设计流程。这种语言确实已经进化，并且被重新标准化。     

中波发射机自动化监控中实现以太网通讯

介绍中波发射机自动化监控的开发过程中通讯部分使用的以太网控制芯片RTL8019AS,并且给出单片机控制RTL8019AS实现以太网通讯硬件电路的实现方法,以及软件设计中对RTL8019AS芯片的操作控制。     

可重用IP核验证方法研究

高效、可靠、全面的验证工作是可重用IP核开发成功的保证。本文针对可重用IP软核的验证过程进行研究,主要从RTL级功能验证、静态时序分析和RTL级与网表之间的形式化验证三个方面入手,研究了当前主流的验证方法,分析各种方法的优点和存在的缺陷,并给出了建议性的解决方法。     

AVS视频标准熵解码器VLD电路的设计与验证

基于AVS视频标准,分析了指数哥伦布算法,提出了VLD模块的硬件架构,用自定义指令实现对VLD的解码控制,用Verilog HDL进行了RTL级设计,并利用rm52j标准代码构建了C参考模型,实现了对硬件设计的验证.实验结果显示,设计的VLD模块能够满足AVS标准熵解码器的要求.     

基于USB2.0协议的多功能IP核的研究与开发

通过研究最新版本的USH2.0协议和相关接口协议,并根据Verilog HDL语言相关语法给出了一种面向SoC应用的可按需定制可重用的多功能USB IP核的设计思路,并用verilog HDL对USB提供的USB Host,Device,Hub,OTG功能进行了RTL描述和仿真,结果表明设计的IP核是可用的.     

基于嵌入式微处理器和嵌入式操作系统的网络通信的设计与实现

在分析以太网控制芯片RTL8201的性能的基础上,结合工程实例,给出了基于嵌入式微处理器构建了以RTL8201为以太网物理接口的高性价比硬件电路。并且在该硬件电路基础上实现嵌入式操作系统的移植,最终实现了嵌入式以太网的数据传输。     

一种应用于2D-DWT的减少规整化乘算法

提出了一种应用于基于Lifting的二维离散小波变换(2D-DWT)硬件设计的算法,即减少规整化乘.该算法能够大大减少2D-DWT处理过程中的乘法运算次数,降低系统功耗.给出了应用该算法的新型9/7小波结构,该结构通过适当的配置可以既作为正向变换滤波器又作为反向变换滤波器,既能实现5/3小波又能实现9/7小波.对该结构使用Verilog HDL语言进行RTL级描述,在SMIC 0.18μm工艺下综合得到最高工作频率为150MHz,等效门数是15 500.     

RTL集成电路的时序深度

在高层次测试生成中，为了更好地利用高层次电路的结构信息，以Verilog硬件描述语言描述的电路为研究对象，提出寄存器传输级（RTL）集成电路的静态时离深度和动态时序深度概念，从静态，动态两方面出发度量语句的执行效果和程序运行的时离关系，并结合实例分析了二者在高层次测试生成中的应用，高层次行为信息的提取也将为高层次设计和验证提供方便。     

嵌入式系统设计的一种协同仿真方法

提出了一种基于C 平台的嵌入式系统设计的协同仿真方法。嵌入式系统的软件成分由C 实现,硬件成分由Verilog刻划。该方法的基本思路是将Verilog模块转化为C 程序,然后将软件成分与转化后的硬件成分连接,形成一个完整的仿真环境。     

基于NanoSim-VCS的芯片级混合信号验证

在混合信号系统芯片设计过程中,复杂的全芯片系统验证以及数字单元和模拟IP电路间的接口节点分析成为设计的瓶颈.提出一种基于NanoSim-VCS的混合信号验证方法,以SHU-MV06芯片为具体对象,对一个包括Verilog和SPICE的数模混合系统设计进行验证.这一验证方法在仿真的速度和精度间进行折衷,在保证一定精度的基础上大大缩短了仿真时间,提高了验证效率,使设计人员在早期仿真阶段就能及时发现设计中的问题,改进了设计质量.采用此方法验证的数模混合系统级芯片SHU-MV06一次流片成功,表明了此方法的正确性和有效性.
      

基于Cosim交换机芯片仿真系统设计

由于现有的仿真器对软硬件的协同开发支持不足,不能有效衔接软硬件割裂的开发环境。Cosim仿真系统是建立在TCP/IP socket通信的server/client上的应用程序。Cosim仿真系统的设计结合C语言,Verilog,Linux操作系统相关知识建立了一个基于软件平台的交换机芯片仿真系统。实现了对交换机系统中数据包路由信息和ASIC通信的系统仿真。     

基于FPGA的通用异步收发机的设计

阐述了通用异步收发机(UART)异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,同时还介绍了用硬件描述语言Verilog来开发UART通信接口电路模块的方法.研究基于Verilog语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到现场可编程门阵列(FPGA)上,使其整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,这种方法必将在电子设计自动化(EDA)技术中发挥重要作用.     

基于Cyclone Ⅲ的多功能高速信号源

介绍了一种基于大规模集成电路FPGA构成的高速信号发生器系统,与传统的直接数字式频率合成器相比,能产生高速的信号,且功能齐全。直接数字式频率合成器是从相位出发,采用频率合成技术,只能产生频率是千量级赫兹的信号;而本系统采用CycloneIII系列EP3C10作为核心器件,用泰勒级数展开方法生成信号,可产生兆量级赫兹的正弦波、锯齿波、三角波以及方波4种可调波形信号。本系统采用软硬件结合的方法来实现,用Quartus ii编写Verilog HDL程序,并且用MATLAB仿真软件对其进行仿真,验证其设计正确性。     

基于FPGA和PC机的客流统计系统设计

提出了一种基于FPGA和PC机的客流统计系统的设计方法。其中基于FPGA的下位机数据采集与处理电路模块采用Verilog HDL语言和原理图相结合的方式设计,上位机的人机交互界面及串口通信采用Visual C＋＋6．0设计完成。经模拟仿真和实际电路验证,结果表明该系统具有结构简单,成本低廉,计数准确率高的特点,能够很好地实现客流统计的功能,并可在不改变硬件平台的情况下对系统随时进行升级与重构,具有良好的适用性。     

基于FPGA的FFT算法实现

针对在现场可编程门阵列上实现快速傅里叶变换算法的问题,优化设计出一种完整的总体实现方案,并结合系统的研制,详细地分析了其内部各功能模块的工作原理,提出了采用空间换时间技术和流水线技术加快系统运算速度的方法.利用硬件描述语言Verilog HDL对各功能模块进行编程,再进一步利用ISE和Modem-Sim工具对其进行综合和仿真,并对仿真结果进行了分析和验证.实验果表明,设计完成的系统能够在保证运算精度和实现复杂度的同时,切实可行地完成设计的总体要求.     

基于FPGA 的并行数码管显示控制设计

论述了采用Verilog HDL设计语言开发串行输入的多组多位数码管显示的设计思想.在硬件物理层实现串行数据的接收和硬件编码,而该物理层是采用VerilogHDL编程在FPGA上实现.利用FPGA硬件执行的并行性解决传统设计方法中难以克服的多组多位数码管显示抖动问题,这也是一种充分利用FPGA资源换取系统性能的设计方法,也易于实现数码管显示的扩展.本设计方案的VerilogHDL源代码已经完成综合并通过了布局布线后的时序仿真,系统性能完全满足实际需求.     

二维5/3小波变换的结构设计与FPGA实现

给出了一种二维5／3小波变换的结构设计与FPGA实现的方法．采用提升的方法完成了一维结构的设计，能够有效地提高系统的数据处理能力．二维结构采用直接的行列分离变换方式，通过增加一个较小的内部RAM单元有效减少系统的控制复杂度．用可综合的Verilog硬件描述语言完成了对设计的描述．并在Quartus Ⅱ软什下进行了功能仿真和逻辑综合，以及综合后的时序仿真．通过硬件仿真结果与采用Matlab的软件仿真结果验证了设计的正确性．实验结果表明：该设计方案具有控制简单和较低的硬件资源需求的优点．     

Verilog的一个操作语义模型

提出了一个Verilog的操作语义模型。选择了Verilog的一个子集作为研究对象,该子集包括了Verilog最重要的语言特征,如事件控制,时延,并发性等;定义了程序状态空间及其上的状态迁移系统。