共查询到18条相似文献,搜索用时 109 毫秒
1.
本文提出了基于SmartFusion的UART的设计,阐述了通用异步收发器UART的功能特点,使用了硬件描述语言Verilog对各个模块进行了介绍,并给出了仿真结果。将UART核心功能放到FPGA中可以大大提高SmartFusion内Cortex-M3的执行效率,整个UART接口电路结构简单、升级方便、稳定性高,可以将其灵活的应用到各个通信系统中。 相似文献
2.
为了解决测井数据文件的存储问题,提出了一种基于FPGA实现通用异步收发传输器(UART)控制FLASH存储系统设计的方法。以FPGA作为核心控制器对系统结构进行了模块化分解,以适应自顶向下的设计方法。在Quartus II开发平台中采用Verilog硬件描述语言利用有限状态机,实现了UART控制FLASH的读、写、擦除操作;并给出了UART控制FLASH的数学模型。采用Spansion公司的S29AL016D系列FLASH结合FPGA和UART设计了接口电路。最后在Modelsim环境下进行仿真,验证了该存储系统设计的正确性和可靠性。 相似文献
3.
介绍Verilog硬件描述语言(HDL)历史及其特点,有限状态机(FSM)广泛适用于设计数字系统的控制模块,包括组合逻辑和寄存器逻辑,设计的可综合状态机有多种编码风格,语言描述较为抽象,通过研究总结一般编写状态机的方法、步骤和设计要点来设计一个自动转换量程的频率计控制器并对之进行仿真。 相似文献
4.
为了解决测井数据文件的存储问题,提出了一种基于FPGA实现UART控制FLASH存储系统设计的方法。以FPGA作为核心控制器对系统结构进行了模块化分解以适应自顶向下的设计方法。在Quartus II开发平台中采用Verilog硬件描述语言利用有限状态机实现了UART控制FLASH的读、写、擦除操作并给出了UART控制FLASH的数学模型,采用Spansion公司的S29AL016D系列FLASH结合FPGA和UART设计了接口电路。最后在Modelsim环境下进行仿真,验证了该存储系统设计的正确性和可靠性。 相似文献
5.
针对工程需要,完成了基于数字信号处理器(DSP)的PC104总线多功能串行通信卡的硬件电路和相关基础软件的设计与调试.实验证明,采用TMS320F2812DSP能够实现异步串行通信、同步串行通信、CAN通信3种不同协议的串行数据接收与发送.通过PC104总线驱动双口RAM方式可以方便地嵌入PC104总线计算机,实现多形式串行通信功能的扩展. 相似文献
6.
陈飞云 《上海应用技术学院学报:自然科学版》2017,17(3):257-261
介绍了基于Verilog HDL语言的全自动洗衣机控制系统的设计与仿真.分析洗衣机每个洗衣步骤,抽象出加水、洗涤、漂洗、甩干等状态,建立有限状态机,并确定状态机的状态转换条件和输入输出信号;利用Verilog HDL硬件描述语言进行模块代码开发设计;通过QuartersⅡ软件和Modelsim软件进行编译和仿真,产生相应的仿真波形,以直观的形式辅佐结论.利用现场可编程门阵列(Field Programmable Gate Array,FPGA)教学实验箱进行功能验证,结果证明所设计的洗衣机控制器能够实现洗衣过程的自动控制,具有很强的实用性. 相似文献
7.
通用异步收发器(universal asynchronous receiver transmitter,UART)广泛应用在星载仪器单机内部通信。针对复杂的空间电磁环境,电路受宇宙射线、单粒子影响较大的特点,研究了面向空间环境应用的UART电路设计方法。该方法在硬件上,使用抗辐照反熔丝型FPGA和军品级的通信接口芯片,实现UART通讯的总线拓扑连接结构。软件上,使用硬件描述语言完成串口通信协议,结合三模冗余串行TMR、并行TMR技术、数字滤波技术,提高系统的容错能力,提高系统的可靠性。给出了UART收发电路的工作原理、实现框图,并进行了仿真实验,实验结果验证了该方法的有效性。 相似文献
8.
鲍存会 《陕西理工学院学报(自然科学版)》2012,28(6):19-23
针对现有多串口测控系统数据传输率低,各通信接口之间相互影响且不能并行通信的问题,提出了一种基于FPGA的多通道并行UART接口设计方法。依据RS-232异步通信协议,首先采用硬件描述语言设计了UART接口的波特率发生器、发送模块和接收模块,然后在EP2C8器件上对设计的多通道并行UART逻辑功能进行测试。试验结果表明,该设计方法能够实现10 Hz GPS数据帧和76.29 Hz航向参考系统AHRS数据帧的完整接收,各UART模块之间能并行工作,数据帧传输完整可靠。 相似文献
9.
介绍PIC系列单片机中带串行通讯模块SCI的芯片与PC机串行数据交换的实现方法,其列举芯片为目前应用较广的PIC16F877,在介绍编程实现方法的同时,给出其硬件接口电路及通信源程序。 相似文献
10.
PCI总线接口控制器的FPGA设计 总被引:7,自引:0,他引:7
研究有限状态机与PCI总线接口控制器的设计问题.在分析PCI总线接口控制器基本功能的基础上,给出其顶层设计.根据PCI总线操作时序,提出了从设备接口控制器的有限状态机模型.同时结合Altera FLEX10K的FPGA器件,采用Verilog硬件描述语言,描述该总线控制器的基本操作,并完成功能仿真与综合,实现了PCI总线控制器的FPGA设计,说明该有限状态机具有结构清晰、易于维护的特点. 相似文献
11.
12.
为节省FPGA( Field Programmable Gate Array) 升级工作的时间和成本,设计了一种利用UART( Universal
Asynchronous Receiver /Transmitter) 替代传统JTAG( Joint Test Action Group) 方式升级的FPGA 程序方法,该设计
主要由Xilinx FPGA、UART 芯片、Flash 芯片和串口连接线等组成。通过将MicroBlaze 处理器、ICAP( Internal
Configuration Access Port) 、IP( Intellectual Property) 核及UART 控制模块等集成在FPGA 芯片中实现可编程片上
系统的搭建。同时采用MultiBoot 双镜像技术,实现了即使在更新失败的情况下,依旧可加载备份镜像保证系
统正常工作,以此保证设计的稳定性。实验结果表明,此设计可以替代传统FPGA 升级方法,节省升级工作的
时间和成本。本设计具有更新效率高、维护成本低、稳定性高等优点,且可用于FPGA 远程更新。 相似文献
13.
通过分析地面数字电视广播单频网调制器的同步工作原理,介绍了如何利用SDRAM实现单频网调制器的延时同步功能,并重点论述了SDRAM控制器的设计.该设计基于FPGA,采用Verilog HDL硬件描述语言进行编程实现,具有较好的通用性,可适用于其它需要大容量缓存的应用场合. 相似文献
14.
设计了一种硬件插补器的结构,基于FPGA技术,运用硬件描述语言VerilogHDL语言,实现了硬件插补功能。结合均分插补算法,得到了均匀的输出脉冲,解决了插补脉冲不均匀的现象。选用Altera公司的cycloneII系统的器件进行了下载,硬件实现了均分的DDA插补器。并且各轴的精插补模块之间完全独立,容易在多轴联动的数控系统中实现。 相似文献
15.
基于FPGA的8E1时隙交换的数字交叉IP核的实现 总被引:1,自引:0,他引:1
提出了一种基于现场可编程门阵列(FPGA)的数字交叉IP核的设计方法。整个设计使用自顶而下的方
式,VerilogHDL进行描述,并给出了硬件的实现。仿真结果表明:该交叉IP核可以实现256×256无阻塞交
叉矩阵。此法简单,高效,非常适合中小规模的交叉矩阵实现。 相似文献
16.
介绍了采用加法器树和线性相位结构在FPFA上实现FIR数字滤波器的方法,并通过Verilog HDL用Quartus II进行了仿真.相对于采用传统的移位相加乘法器和直接型结构的FIR滤波器设计,这种实现方式在性能上有明显的优势,使执行效率得到了较大提高.尤其在滤波器的阶数较大的情况下,优势会更明显. 相似文献
17.
在基于DSP和FPGA的嵌入式组合导航系统中,为了满足系统的小型化、低功耗、低成本、高精度等要求, 使用一片FPGA芯片来完成系统各单元间的逻辑控制和多路异步串行口扩展,并且在其内部设计了串行口接收和发送双缓存FIFO。同时,为了减少系统完成数据输入输出任务时中断CPU的次数,在DSP内部RAM中设计了乒乓缓存器,并利用TMS320C6713的EDMA(Enhanced Direct Memory Access)功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输。试验结果证明,此方法可以在没有CPU干预的情况下,使得多路异步串行口均能在11.52Kbit/s波特率下稳定地工作,有效提高该系统的实时性和可靠性,使得DSP更专注于导航计算。 相似文献
18.
本文介绍一种基于SVA(System Verilog Assertion)的FPGA接口时序验证实现方法,此方法以FPGA接口下级芯片的手册为基础,将手册中接口时序条件转换成SVA断言,并且在验证运行过程中,自动监测接口信号时序以到自动验证FPGA接口时序的目的。 相似文献