基于FPGA的并行FIR数字滤波器硬件实现及优化

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案.介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.     

一种高速数字FIR滤波器的VLSI实现

文章实现了一种高速数字FIR滤波器.为满足FIR滤波器的速度要求,采用了一种基于"移位-加"的专用常数乘加器来实现常系数滤波器的乘加运算.该常数乘加器基于CSD编码技术,采用3-2压缩器,并以华莱士树为其基本结构,与传统的直接实现结构相比运算速度明显提高,与应用在通用乘法器的并行乘加器相比又具有较小的面积.该文所设计的FIR滤波器,已作为内插滤波器应用在一种高速D/A转换芯片中.     

eLoran接收机的数字滤波器设计

根据eLoran信号的特点,采用内插结构FIR带通滤波器与LMS自适应滤波器相结合的方法,滤除eLoran信号中频带内、外的噪声和干扰。首先利用内插结构FIR滤波器抑制带外干扰,在直接FIR滤波器的基础上介绍插值滤波器设计方法,根据eLoran信号的频谱特性设计出满足要求的内插结构FIR带通滤波器,通过比较发现:在相同的参数下,插值滤波器比直接FIR滤波器节省了很大的阶数,在工程应用上有很大的优势,而且所要求的频带越窄,采样率越大,节省资源的百分比就越大。其次,采用LMS自适应滤波器可以很好地滤除频带内的干扰和噪声,从而有效恢复理想eLoran信号。     

FPGA中FIR数字滤波器设计可采用的一种成倍减少硬件资源使用的方法

文章提出了一种新的FIR数字滤波器硬件实现结构。这种实现结构,大大减少了乘法器以及累加器等硬件资源的使用。文章对比讨论了两种FIR数字滤波器硬件实现结构所占用硬件资源的差别,指出了新结构的优势;通过MATLAB及EDA工具的仿真,表明在完成FIR数字滤波方面,新的硬件实现结构的功能与传统结构是相同的。     

基于FPGA的16阶FIR滤波器的设计与实现

分析FIR滤波器的结构特点和基本原理,提出FPGA实现数字信号处理的方案.基于Matlab用窗函数法对FIR滤波器进行了设计,确定了滤波器的系数,最后用VHDL语言实现了16阶常系数FIR滤波器,并用QuartusⅡ软件对滤波器进行了逻辑仿真,结果符合设计预期.     

用FPGA实现FIR数字滤波器的新方法

在介绍用FPGA设计FIR数字滤波器常用的正则有符号数字量（CSD）编码技术和分布式算法（DA）的基础上,提出了一种改进的实现方法.该方法根据滤波器系数的特点将滤波器分为两个部分,一部分采用CSD编码技术设计,一部分采用DA算法设计.通过Quartus2软件仿真,在Cyclone EPEC6Q240C8芯片上实现了多个FIR数字滤波器.实验结果表明：改进的实现方法在一般情况下更加节约芯片面积,且实现的FIR数字滤波器完全达到了性能要求.     

基于DA算法的FIR滤波器硬件实现

高速FIR滤波器是数字接收机中中频处理的关键组成部分，传统的基于通用DSP的实现方法往往满足不了要求，而基于FPGA的硬件设计在速度上有很大的优势。因此，研究了采用DA算法的FIR硬件设计，分析了如何在逻辑资源占用和处理速度上进一步提高性能，并以16抽头8 bits FIR滤波器为例在XCS05的FPGA芯片中进行了实现。     

一种基于FPGA的高效FIR滤波器的设计与实现

该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上,提出了一种基于FPGA的高效实现方案.该方案采用对称结构、加法和移位代替乘法运算、优化的CSD编码、流水线和级联技术等方面对传统的设计方法进行了改进,并借助FPGA滤波器芯片和Quartus Ⅱ软件、Matlab软件对该方案进行了仿真验证.仿真实验结果表明:此种FIR滤波器的实现方法运算速度快、实时性好、节省硬件资源,其性能优于传统的FIR滤波器设计方法.     

滤波器组的结构优化与实现

鉴于超宽带(UWB)信道频率选择性衰落和载波抖动对多带正交频分复用UWB(MB-OFDM-UWB)系统性能的影响,提出了利用滤波器组技术实现OFDM系统中快速Fourier变换(FFT)的方案,并对滤波器的实现结构、原型滤波器的算法进行优化,降低了系统实现的复杂性.结果表明,采用线性相位FIR滤波器组的高效实现结构和FIR滤波器的最优等波纹设计法,系统实现复杂性可降低2个数量级左右.     

FIR数字滤波器综合实验设计

把Matlab软件与CCS 5.5软件相结合，完成FIR数字滤波器综合实验设计.借助Matlab软件中的FIR数字滤波器设计函数，求得FIR数字滤波器的单位脉冲响应h(n).通过h(n)得到FIR数字滤波器的直接型网络结构，借助Matlab函数tf2sos,求得FIR数字滤波器的级联型网络结构的系数矩阵和增益，得到FIR数字滤波器的级联型网络结构.提出了实现FIR数字滤波的线性卷积计算方法.根据FIR低通或高通滤波器的截止频率ω_c,设计了输入序列x(n).借助CCS 5.5软件，设计实现FIR数字滤波器的直接型网络和级联型网络滤波的C语言程序，很好地完成对输入序列x(n)的滤波.仿真实验结果表明，借助Matlab软件和CCS 5.5软件能够较好地完成FIR数字滤波综合实验设计.     

用CPLD实现的FIR滤波器

介绍一种在系统可编程逻辑器件（CPLD）设计FIR滤波器的方案,该方案采用Lattice公司ispLSI CPLD芯片,并利用窗函数法实现线性FIR数字滤波器硬件电路的方法,从而提高了FIR数字滤波器的实时性,设计一个十阶低FIR滤波器,并通过软件程序进行仿真验证和硬件实测,结果表明,此电路工作正确可靠,实时性好,灵活性强,能满足设计要求。     

用改进的窗函数设计FIR数字滤波器

窗函数设计FIR数字滤波器已多年,近年来,用优化技术设计数字滤波器十分流行,论文提出了一种新方法对窗函数进行改进,这种窗函数不同于以往的Hann窗、Hamming窗、Blackman窗,它先将余弦序列线性组合为窗函数,然后根据FIR数字滤波器的特性对数字滤波器的幅度条件进行线性规划。并且给出了改进窗函数的算法。最后,用该方法设计出了FIR数字滤波器的仿真实例,并与用Hamming窗、Blackman窗方法设计的FIR滤波器进行对比,仿真结果表明用该方法设计的滤波器满足设计规格。     

基于Matlab的数字FIR滤波器设计

介绍了有限冲击响应数字滤波器的设计和利用窗函数设计FIR滤波器的方法，以及运用Matlab语言实现低通FIR滤波器的设计。     

数字滤波器参数的设计

通过调用MATLAB信号处理工具箱函数，实现有限冲激响应数字滤波器(FIR)和无限冲激响应数字滤波器(IIR)的参数的设计，分析了仿真输出幅频响应的图形，同时讨论了FIR和IIR数字滤波器的设计的各自特点。     

基于窗函数设计的FIR滤波器的带限信道仿真

对基于窗函数设计的FIR滤波器的特性进行了分析,并分别采用矩形窗、Hanning窗和Hamming窗设计FIR滤波器来仿真带限通信信道．Matlab仿真结果表明：基于Hamming窗函数设计的FIR滤波器仿真带限通信信道,效果较好．     

FIR滤波器原理及设计方法

简述了数字滤波器中的有限冲击响应 (FIR)滤波器原理 ,对FIR滤波器的窗函数设计方法进行了研究 ,并给出了仿真结果     

用MATLAB辅助设计FIR数字滤波器

针对常用的窗函数设计法，讨论了用MATLAB设计FIR数字滤波器的具体方法，并给出详细的设计实例以供参考．     

FIR带通数字滤波器的有效实现

本文介绍了不对称和对称带通 FIR 滤波器。在单支路的实现中,滤波器由一个 RRS 滤波器和一个幅度均衡器级连组成;在两支路的实现中,每个支路由两个 FIR 节级连而成。在每一个支路中,第一个 FIR 节是成形滤波器,它有很稀疏的脉冲响应(这大大地减少了运算次数);第二个 FIR节是插入器,它把成形滤波器中不需要的通带频谱分量衰减到预给的阻带指标以下。用两个不同字长的 RRS 滤波器级连,可以使一个滤波器节的零点抵消另一个滤波器节的旁瓣峰值,并能减少计算的复杂性。这些结构能方便地调整带通滤波器的中心频率,并且具有良好的合入噪声和系数量化灵敏度特性。     

基于分布式算法FIR滤波器的FPGA设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用方法设计实现FIR滤波器存在的问题,提出基于分布式算法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案,通过编程仿真得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短,可作为高速数字滤波设计的较好方案。     

基于FIR数字滤波器随机振动信号频时域转换方法

基于有限长单位冲激响应数字滤波器,根据指定ESA功率谱密度函数特征,设计了FIR数字滤波器,并通过控制其参数,获得了满足预定条件和要求的滤波器幅相特性.利用白噪声序列作为滤波器输入端,生成了符合要求的随机振动时域信号.同时还采用基于AR自回归模型参数方法对获得的随机振动时域信号进行功率谱估计与验证.结果表明:功率谱精度及两功率谱曲线间的误差完全在允许范围内,采用该方法获得的随机振动时域信号完全满足仿真与试验测试对信号幅频特性和功率的要求.