DSSS信号在低SNR下的同步捕获算法

同步捕获与信号识别是DSSS系统的关键技术。给出了一种频差与扩频码同步联合捕获的方法,提出了一种基于峰值窗口的噪声与干扰估计算法,基于此估计,在信号识别中采用了相对门限。还对该算法的虚警概率、漏检概率、误捕率性能进行了仿真,为其应用提供了依据。该方法针对二进制DSSS/MPSK系统,但同样也适用于多进制正交扩频系统。     

基于DA算法的FIR滤波器硬件实现

高速FIR滤波器是数字接收机中中频处理的关键组成部分，传统的基于通用DSP的实现方法往往满足不了要求，而基于FPGA的硬件设计在速度上有很大的优势。因此，研究了采用DA算法的FIR硬件设计，分析了如何在逻辑资源占用和处理速度上进一步提高性能，并以16抽头8 bits FIR滤波器为例在XCS05的FPGA芯片中进行了实现。     

高分辨率DDS的FPGA设计

直接数字频率合成器DDS在数字通信系统中的地位是非常重要的，其应用包括上下变频、调制解调、软件无线电等。DDS的优点是具有极高的分辨率、频率转换速率快、相位噪声低等；缺点是杂散度抑制比性能差，很难做到-65dB。DDS的实现一般采用查表法，且相位累加器地址到表询地址的映射采用量化方案。又利用FPGA，采用线性插值查表法对。DDS进行了实现。该方案利用了相位累加器的所有有效位，使DDS的性能得到提高，杂散度抑制比达到了-70dB。同时具有硬件资源占用少、设计灵活等优点。     

单工电台接入有线电话网的无回波抵消设计

单工电台接入有线电话网在军事和民用上都有很大的需求,在设计中面临着两个问题,一是有线端二／四转换引入的回波影响,二是话音检测,传统的方案采取自适应顺波抵消技术来解决第一问题,提出了一种基于可靠的话音检测,通过交换控制软件来实现的接入方案,其回顾了自适应回波抵消这一难题,具有软,硬件代价低的优点,该设计方案现已应用于实际的产品中,性能良好。     

数字型同步环的设计与CPLD实现

相位相干通信系统中,通常采用锁相环路来产生相干参考信号。传统的模拟型同步具有误差门限和步长固定的缺点。针对这些弊端,在传统模拟型同步环结构的基础上,提出了一种新的数字型设计方案,采用复杂可编程逻辑器件CPLD（Complex Programmable Logic Device),在Max plusⅡ环境下,利用AHDL语言实现了该设计方案。与传统设计相比,该设计具有可编程误差门限和可编程步长等优点。另外,使用CPLD设计,可以根据实际需要编程控制,大大增加了电路的灵活性。通过软件仿真验证,相位误差满足设计要求,具有一定的实用价值。