基于FPGA的GPS信号频域捕获算法设计及其实现

GPS信号捕获是GPS接收机的关键技术,针对常用的GPS接收机中采用的串行滑动相关捕获技术速度慢的缺点,设计了基于FPGA的频域快速捕获算法.与传统的时域相关捕获算法相比,采用FFT技术的频域捕获算法可以快速捕获到多普勒频移及C/A码相位延时.同时使用了系统级建模工具System Generator设计快速捕获算法的FPGA硬件方案,并采用时分复用的方式使每次相关运算共用一个FFT核,节省了大量的硬件资源.     

基于PCF重构的北斗B1C信号无模糊捕获算法

针对B1C信号自相关函数存在多峰性会导致基带信号处理过程中存在模糊性问题，提出一种基于伪相关函数(pseudo-correlation function, PCF)重构的无模糊捕获算法，对互相关函数进行重构消除副峰并提高主峰峰值，将B1C信号的数据和导频分量进行联合捕获提高捕获灵敏度，同时引入降采样和FFT并行捕获策略降低计算复杂度.仿真结果分析表明：改进算法可以实现B1C信号捕获，改进算法在提高主峰的同时，完全消除了副峰，实现了B1C信号捕获的无模糊性.其捕获时间相比其他算法缩短近1/2,在信噪比高于13 dB时，主峰比例均值趋于稳定，最高相比Filtered法提高67.74%,在捕获概率为0.9时联合捕获载噪比低于导频单通道捕获1.8 dB·Hz,并在较低载噪比情况下较其他算法具有更好的适应能力.     

均值分组块补零P码直捕算法原理及实现

P码是长周期精密测距码,主要用于提供精确定位服务。提出了基于FFT的均值分组块补零P码直捕算法,通过直接平均法来降低运算量,用分段重叠补零法将连续的相干积分分解成普通的循环相关,对接收码和本地码的FFT结果缓存,用FFT结果的圆周移位代替多普勒频移搜索。硬件实现时采用双DDR2SDRAM缓存,32K点FFT单核复用的架构,详细描述了算法在FPGA上实现时的逻辑功能划分、核心子模块功能及具体实现方案。通过ModelSim仿真验证,算法提高了数据利用率,减少了捕获时间。     

伽利略E1-BOC信号的改进捕获算法及性能分析

在时域并行FFT捕获算法的基础上,采用在频率搜索维上基于能量搜索的策略对伽利略E1-Boc信号的捕获进行了仿真和实验分析.在伽利略仿真信号的码延迟时间为1.8 ms,多普勒频移为600 Hz,导航电文调制速率为250 bit/s,数值为±1的情况下分别从捕获率、ROC操作特性曲线以及计算复杂性3方面对能量捕获算法性能进行了验证,并与AV, Zero-Padding两种算法进行了比较.结果表明,能量捕获算法在载噪比为32 dB/Hz的室内微弱信号环境下,捕获率能达到90%,且ROC操作特性曲线和计算复杂性等综合性能均优于AV,Zero-Padding两种算法,适用于数据跳变发生频繁的微弱伽利略E1-BOC信号的捕获.     

GPS软件接收机捕获算法的FPGA仿真

探讨了GPS软件接收机的前端采集数据结构、C/A码捕获算法原理、Virtex2p开发板原理.为了能在FPGA(可编程门阵列)上实现GPS信号并行捕获算法,采用了补零计算来弥补算法中采样点不基于2N的不足,并且在Simulink环境下运用基于FPGA的应用软件SystemGenerator进行了补零后的并行捕获算法的FFT模块、虚数乘法模块、平方模块等搭建编程.同时采用了Matlab中的M文件将采样数据仿真成模拟信号导入完成仿真实验,并将仿真结果与Matlab结果进行了相应的比较和分析,得到与Matlab结果同样的捕获频率.虽由于补零引起小于1个码元(16个采样点)的采样点误差,但不影响捕获结果,证实了System Generator在FPGA实现捕获算法可行性.     

多径干扰下一种新的有效的弱GPS信号处理算法

为了提高全球定位系统(GPS)接收机的增益,有必要进行长时间的累积积分.针对累积最重要的限制:导航电文的变化、多谱勒频偏的影响以及非相干累积的平方损失,该文指出在弱信号条件下快速傅立叶变换捕获较传统算法更具有优势.该算法通过采用差分累积,增加累积时间,减轻非相干累积平方带来的增益损失.另外,全比特搜索算法能够估计出导航数据的最佳组合,实现长时间的相干积分.结合这两种算法,提出一套完整的GPS弱信号处理方案.最后进行了Monte-Carlo仿真,仿真试验结果验证了该算法的有效性.     

极低信噪比环境下的P码二维直接捕获改进算法

针对极低信噪比环境下GPS系统中超长精密测距码(P码)直接捕获的问题,传统的滑动相关法已无法满足P码直接快速捕获的要求,分析了现有常用FFT校频快速捕获技术性能以及FFT运算长度与信号输入信噪比的关系,指出了现有算法的不足,在此基础上提出一种在极低信噪比环境下的码捕获新方法--利用非对称FFT计算和视频积累相结合的 P码直接捕获改进算法,仿真结果表明,即使在-35 dB的极低信噪比情况下,算法也可快速实现P码的直接捕获,最后给出算法的FPGA实测结果,进一步验证了算法的可实现性及有效性.     

基于非相干积分的GNSS弱信号捕获

当接收机天线被建筑物遮挡或信号被强噪声淹没时,接收机为正常捕获信号,需进行长时间相干积分和多次非相干积分以提取全球卫星导航(GNSS)弱信号,但长时间相干积分会因为导航数据位跳变导致积分后信号能量衰减影响捕获,且多次非相干积分会带来平方损耗限制了对弱信号的捕获能力。针对这一问题,该文在非相干积分基础上提出以最大能量为准则估计最优导航数据位方法,消除导航数据跳变对积分时间长度限制,从而提高弱信号的捕获能力。捕获仿真结果表明:该方法能大幅提高增益,可捕获到20dBHz的弱信号。     

基于码部分相关性的GPS信号捕获算法

为提高GPS信号的捕获速度,减少捕获时间,从C/A码的部分相关性出发,提出一种基于1024点FFT的码相位捕获算法.将输入数据按1024点进行分段,对每段1024点分别采用FFT算法进行捕获.仿真结果表明,该算法既保证了码相捕获精度,又有效降低了计算量,提高了捕获速度.可以利用现有的1024点FFT核完成设计,对系统硬件要求较低.该算法对GLONASS、GALILEO、北斗导航系统的信号捕获也具有很好的借鉴作用.     

一种改进的直扩系统大频偏二次捕获算法

针对卫星通信中低信噪比大频偏信号的精确捕获问题,提出了一种改进的直扩系统二次捕获算法. 算法首先通过基于FFT的码相位并行搜索完成频偏的预估计和补偿,构造一个不含扩频码的准基带信号,然后对此信号采用含有辅助结构的FFT实现频率的精确估计和校正. 仿真结果表明,本文所提算法与传统二次捕获算法相比捕获性能大致相当,资源消耗降低24%,捕获时间减少84%. 给出了不同信噪比和扩频比下关键参数的选取方法,使算法具有较高的实用性.      

基于离散傅里叶变换的频率测量方法与应用

从对电源信号频率实时测量的应用需求出发,介绍了一种利用快速傅里叶变换的频率算法及其改进方法.为了快速对信号进行采集和运算,设计了一种基于FPGA、DSP硬核和新型AD转换芯片构成的数据采集计算系统,该系统利用可编程逻辑器件FPGA将多个功能模块连接在一起,完成了对A/D转换芯片及双口RAM等模块的控制;给出了系统硬件原理框图和算法流程图,并结合系统的设计方案对其中的主要功能模块进行了阐述;仿真表明了该算法的合理性和正确性,具有简单、速度快、精度高等特点.     

一种基于快速傅立叶变换和圆周移位的捕获算法

信号搜索捕获是影响GPS软件接收机的重要工作性能指标。为了提高GPS软件接收机的捕获速度,提出了一种基于快速傅里叶变换(FFT)和圆周移位的捕获算法。该算法利用圆周移位的性质,即时域序列的调制等效于频域的圆周移位,将中频信号频谱序列通过圆周移位得到基带频谱序列,不用再通过载波分离,从而降低FFT运算次数。理论分析表明该算法可以有效减少运算量,提高捕获性能。最后,通过FPGA与DSP搭建仿真实验平台,将该捕获算法与已有算法进行比较,结果表明该算法具有较快的捕获速度,减少了捕获时间。     

基于FPGA的电子节气门控制器硬件设计与实现

针对电子节气门控制系统对控制器的快速性、 低成本、 微型化等控制性能的要求, 通过现场可编程门阵列(FPGA: Field Programmable Gate Array)实现控制器的硬件设计, 在发展较为成熟的增量式PID(Proportional, Integral, Differential)算法基础上加入积分分离环节, 利用高级综合工具Catapult C实现了基于FPGA全硬件方案的积分分离PID控制器。设计制作了AD/DA采集板, 实现了基于FPGA的积分分离PID控制器与电子节气门之间的数据通信, 并进行了电子节气门的实物跟踪控制实验。实验结果表明, 基于FPGA的全硬件积分分离PID控制器实现了电子节气门跟踪控制, 提高了控制器的运算精度。     

一种近联合界北斗B1I信号BCH码译码算法

提出一种性能接近联合界的北斗B1I信号BCH码译码算法. 以北斗卫星导航系统B1I公开服务信号ICD为基础,分析导航电文的BCH(15,11)编码的纠错能力和联合界,针对ICD标准译码算法的编码增益低和译码失败门限高提出改进算法. 以Chase算法为基础提出一种新的BCH编码软判决译码算法,使用格雷码排序优化伴随式计算,证明最大相关性与最小欧氏距离的等价关系,优化算法在不损失编码增益的条件下复杂度降低50%. 仿真结果表明在误码率10-5时距离联合界仅0.01 dB,新算法可获得2.5 dB的编码增益,译码失败门限从4.4 dB下降到1.2 dB.      

一种多模导航接收机的数字化实现方案

为解决导航体制不兼容的问题,提出了一种多模导航接收机数字化实现方案。该方案对中频信号进行A/D(Analog to Digital)采样后,仅用一片FPGA(Field Programmable Gate Array)实现了对多种体制信号的分析和处理,大大缩小了体积。主要对基于软件无线电的中频数字化接收机的频率规划、采样速率、模拟前端电路形式和增益分配以及自动增益控制进行了分析和综合设计,分析数据结果表明该方案可行。     

基于DSP和FPGA双CPU架构的导航微机系统

为了满足惯性系统的小型化发展,设计了一种体积小、功耗低、价位低的高性能导航微机系统。此导航微机系统由TI公司数字信号处理器芯片TMS320C6726和Altera公司的FPGA芯片EP3C10E144A7两种CPU组成,DSP主要负责导航数据处理和算法运算,FPGA主要负责惯性测量单元(IMU)的数据采集和接口控制。该微机系统充分利用了TMS320C6726的运算速度快、浮点数据处理能力强和FPGA的SOPC技术的特点,通过VHDL语言编程实现双口RAM接口完成双CPU的快速数据通信。两种CPU能分别发挥自身优势,协调地工作,提高了导航计算机的运行效率。     

基于北斗二代系统的船用导航仪硬件设计及关键算法研究

摘要：随着北斗新一代全球卫星导航系统的实施,船舶导航关键设备将实现从GPS到北斗的更新与应用。本文首先介绍了基于北斗二代卫星导航系统的ARM嵌入式船用导航仪的设计原理及硬件平台,该导航仪采用ARM9系列的S3C2410A处理器作为导航仪的基础硬件平台,采用专用的北斗基带芯片接收北斗卫星信号并进行处理,加上必要的外围电路;此基础上对适合船用的北斗基带芯片核心算法进行了研究,即北斗卫星信号的捕获、跟踪算法研究,并给出导航定位实验结果。