一种基于PIM技术的SIMD核设计

基于PIM技术的SIMD核体系结构模型,对微体系进行了详细设计.采用硬件语言Verilog对体系结构各个部分进行了设计实现,并利用Xilinx ISE进行软件仿真,通过仿真波形验证功能的正确性.一方面利用PIM技术提高数据访问带宽,降低了数据访问延时;另一方面充分利用PIM技术所带来的高数据带宽,提高了整个系统性能.     

一种连接WSN与Internet的多核嵌入式网关设计与实现

针对Internet与WSN这两种网络协议转换时网关的传输带宽受限问题,设计了一种多核嵌入式网关.使用双口RAM存储器CY7C026作为公共存储区域、ATmega128(L)单片机作为处理器模块、RTL8019AS网络控制器作为网卡模块、CC2420射频收发芯片作为无线通信模块;采用具有精简网络协议栈的Nut/OS实时操作系统作为软件平台.通过多个处理器并行处理数据方式,最终实现Internet与WSN无缝连接.实验表明,系统能够稳定运行,并有效地提高传输带宽.     

单向环网络上数据存储问题的研究

研究了单向环网络上的数据存储问题,得到了每个用户重构全部原始数据的带宽下界,并由此定义了最优重构分布存储方案. 接着讨论了最优重构分布存储系统中损坏节点的修复问题,得到了修复一个损坏节点所需带宽的紧的下界. 进一步指出在最优重构分布存储系统中,每个损坏节点都能够用最优带宽进行修复. 特别地,给出了一个新颖的基于欧几里得除法的最优构造方法.     

基于GPU的隐式不可压缩SPH流体模拟

提出一种基于图形处理单元(Graphic Processing Unit,GPU)的不可压缩流体并行模拟算法.该算法使用并行基数排序技术提升了邻居查找效率,同时使用了GPU上的片上高速共享存储器,将流体计算过程中所需用到的数据尽可能从GPU的全局存储器中拷贝至共享存储器中,减小数据访问延迟,提高模拟效率.实验结果表明,基于GPU的并行模拟算法可以大幅提高流体模拟程序的性能,与基于CPU的单线程实现相比,可以到达38.2倍的加速比.     

基于FPGA和DSP的图像实时采集处理系统设计

针对高分辨率图像的实时播放、存储,提出了一种基于FPGA和DSP架构的图像实时采集处理方案.本方案以两片TI DM368系列DSP为核心处理器,采用H.264编解码方式进行图像的编解码,以EP2C35系列FPGA芯片作为协处理器进行图像的采集、颜色空间的转换及编解码后图像的传输.该方案能够对红外、可见光两路视频图像进行处理,运行可靠稳定,接口易更改,经过简单修改实现多种格式视频码流的采集处理.     

一种高效多标准视频解码器架构研究与设计

针对目前视频解码器实现方案存在的灵活度低、开发周期长、不能适应快速变化的算法升级等问题,提出一种面向多种视频编解码标准的通用视频解码器架构设计方案.采用软硬件协同设计方法,基于可编程同构多核处理器+协处理器的硬件架构,同构多核处理器采用指令级和任务级并行加速,协处理器采用硬件定制单元实现矢量加速,同时利用分布式片上便笺式存储器(Scratchpad Memory,SPM)代替数据Cache实现高效的数据存储系统,以应用广泛的H.264视频标准为验证实例.实验结果表明,基于本文所提架构实现的H.264视频解码器高效可行,平均并行加速比为9.12,相比于传统多核并行解码算法提高了1.31倍.     

基于训练方式的存储器时钟信号的自适应同步

存储器是现代电子系统的核心器件之一, 常用于满足不同层次的数据交换与存储需求. 然而频率提高、时钟抖动、相位漂移以及不合理的布局布线等因素, 都可能导致CPU对存储器访问稳定性的下降. 针对同步动态随机读写存储器(synchronous dynamic random access memory, SDRAM)接口的时钟信号提出了一种自适应同步的训练方法, 即利用可控延迟链使时钟相位按照训练模式偏移到最优相位, 从而保证了存储器访问的稳定性. 在芯片内部硬件上提供了一个可通过CPU控制的延迟电路, 用来调整SDRAM时钟信号的相位. 在系统软件上设计了训练程序, 并通过与延迟电路的配合来达到自适应同步的目的：当CPU访问存储器连续多次发生错误时, 系统抛出异常并自动进入训练模式. 该模式令CPU在SDRAM中写入测试数据并读回, 比对二者是否一致. 根据测试数据比对结果, 按训练模式调整延迟电路的延迟时间. 经过若干次迭代, 得到能正确访问存储器的延迟时间范围, 即“有效数据采样窗口”,取其中值即为SDRAM最优时钟相位偏移. 完成训练后对系统复位, 并采用新的时钟相位去访问存储器, 从而保证读写的稳定性. 仿真实验结果表明, 本方法能迅速而准确地捕捉到有效数据采样窗口的两个端点位置, 并以此计算出最佳的延迟单元数量, 从而实现提高访问外部SDRAM存储器稳定性的目的.     

IC卡的优化设计及FPGA仿真

针对数字电路设计中面积和速度相互矛盾的问题,提出了AES算法的一种优化处理方法,将加密和解密共用一个存储器,并以此为基础针对密钥分组为128位的情况,对硬件结构进行了优化处理,使密钥扩展与加/解密模块共用4个替换盒,充分利用了硬件资源,达到较高的速度/面积比,由此设计出了适合IC卡的AES协处理器,并用Xilinx公司的集成开发软件XilinixISE6.0对该设计进行功能仿真、布局布线后仿真验证,结果证明本设计优化设计方案的可行性达到了IC卡对AES协处理器的要求.     

基于链路带宽的分布式存储系统框架及动态负载均衡技术

针对在节点间进行数据传输、备份等操作时,不同节点间链路带宽将限制分布式存储系统的性能的问题,借鉴软件定义网络及云存储技术的基本思想,通过对控制流与数据流的分离,提出了一种基于链路带宽的分布式存储系统框架及动态负载均衡技术.所提出框架中,在分布式数据节点之外引入一个中心控制节点,该节点掌握全局网络视图,全局网络视图中既包括数据存储表记录存储数据的分布,又包括当前链路带宽情况.在用户读取数据时,根据数据存储表确定需要的数据存放于哪些数据存储节点,指派相应的数据存储节点根据路由表发送数据包,并实时监测网络中的链路带宽负载情况,及时调整数据的传输路径.仿真验证所提架构和算法可以有效解决海量数据在不同位置的分配调度,以及缩短用户对大量数据提取的响应时间及提升存储速率等问题.      

实时纹理映射单元

本文提出一个基于移动设备的图形加速卡纹理映射单元的硬件实现方案,本方案采用的是分级细化(MIPmapping)的纹理数据组织方式,映射函数为透视变换,纹理的后置滤波用最基本的三线性滤波方法,纹理存储器分成四个存储器组,只激活需要访问的存储器,以达到减小电能损耗的目的.并行双流水线结构的纹理映射单元,纹理存储带宽可以达到6.4Gb/s.