铷原子频标长期稳定度的研究

对影响铷原子频标长期稳定度的光频移、碰撞频移和微波功率频移进行了分析。在此基础上提出了改进措施，保证铷原子频标不仅具有好的短期稳定度，而且具有良好的长期稳定度，使铷原子频标的性能大大改善。     

铷原子频标调频电路的研究

分析了影响铷原子频标温度系数的主要因素，指出铷频标的整机温度系数主要取决于调相电路。     

铷频标中制作吸收泡的一种新方法

提出了利用微波慢波结构的铷频标制作吸收泡的一种新方法,不仅可以加强铷原子与微波场的相互作用,提高0-0跃迁谱线的信噪比,将改善铷频标的稳定度,还可以增强吸收泡的机械强度,提高合格率,特别对在真空下工作的铷频标更为有利。     

铷频标光强稳定性影响因素的研究

从理论和试验两方面分析了影响铷频标光谱灯光强稳定性的若干因素,通过铷光谱灯参数优化、采用电致变色薄膜,提出了稳定铷光谱灯光强的技术措施和可行性方案,旨在为提高铷频标的长期稳定度提供可以借鉴的方法。     

一种铷频标的日频率漂移率测量装置的设计

针对铷频标日频率漂移率的指标测试要求,采用时差法设计了铷频标日频率漂移率测量装置。该装置选用M68HC08做为控制电路CPU,设计了分频、脉冲整形电路,可将参考频率源和被测铷频标的5 MHz或10 MHz正弦信号分频整形为标准1PPS信号。装置通过RS232接口将测量的时差数据送至控制计算机并通过软件计算测量结果。实验结果表明,该装置自动化程度高、工作稳定、测量精度高,实现了对8台以内铷频标同时进行日频率漂移率测量,可满足计量测试部门对多台铷频标同时进行自动测试的需求。     

数字锁相频率合成器在移动通信中的应用

对数字锁相频率合成器的组成进行了介绍，对脉冲吞除技术进行了详尽的分析和阐述。在此基础上，对基于脉冲吞除技术的数字锁相频率合成器的组成以及吞脉冲程序分频器的工作原理作了详细的分析，着重介绍了数字锁相频率合成器在移动通信和跳频通信中的应用。     

高精度模拟分频电路的设计与实现

针对精密授时系统中,铷原子钟只提供单一的10 MHz高精度信号,而用FPGA等数字分频设计精度达不到要求的问题,设计了采用电阻、电容、电感与运算放大器等简单器件构成的高精度模拟分频电路。对高精度分频电路中各个模块的设计进行了详细的描述。通过测试,设计的一分频与二分频电路都能够使精度达到±5×10-11,这比一般的数字分频器要高几个数量级。     

应用于高频低功耗系统的1.2V10GHz注入锁定分频器

设计了一个高频低功耗的注入锁定二分频器.该分频器通过将输入信号注入到LC振荡器的二次谐波点来实现注入锁定并对输入信号二分频.电路采用TSMC 0.18μm RF-CMOS工艺设计,分频器可以将幅度为300 mV的输入信号在8.6~11.2 GHz频率范围内进行二分频.在1.2 V的电源电压下,分频器核心电路的功耗为1.3 mW.该分频器可以被用于光电收发机以及其他高频低功耗系统.     

小型铷原子频标温度系数的优化

气泡式非自激型铷原子频标的输出频率受外界温度影响较大,因此需要设计专门的外部控温系统以减小温度对量子频标的影响。传统铷原子频标的控温系统采用的是模拟电路方式,在外界温度范围变化较大的情况下,温度稳定性并不理想,温度系数指标较差。本文利用单片机C8051F020,采用模拟和数字电路相结合的方式对小型铷原子频标的控温系统进行设计与改进,优化铷原子频标的温度系数指标。通过实验验证,改进后的铷原子频标的温度系数可以有超过一个量级的提高,该方法具有较强的实际应用价值。     

基于单片机的锁相程控频率合成技术应用于铷频标的研究

介绍了频率合成技术的基本原理及发展趋势,阐述了由单片机、定时计数器和集成锁相环组成的数字程控锁相电路,提出了基于单片机的锁相程控频率合成技术应用于铷频标的方案。通过对铷频标量子系统激励信号频率带宽的在线调节,消除调制带宽对铷原子频标稳定度的影响。     

一种通用的可编程双模分频器

提出了一种通用的可编程双模分频器,电路主要由3部分组成: 9/8预分频器,8位可编程计数器和ΣΔ调制器构成。通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能。9/8预分频器采用提高的TSPC动态触发器实现,而可编程分频器和调制器采用数字综合后布局布线的方法实现。基于SMIC 0.18μm 1.8V 电源CMOS工艺的SpectreVerilog仿真表明：它能在分频比56-2 047范围内工作,最大工作频率大于2GHz,消耗的电流小于4mA,适合应用在高性能的频率综合器中。     

基于多相位量化噪声抑制的分数频率合成器的实现

为抑制Σ-△调制器量化噪声对分数频率合成器输出噪声的影响,提出一种基于多相位分数分频器的频率合成器结构. 该结构可以避免毛刺并且主要电路模块不需要工作在高频,从而相应节省了功耗,同时分频器的输入可以不需要50%的占空比. 通过对比发现,对于环路带宽为1 MHz的宽带情况下的Σ-△分数频率合成器,多相位分频器技术可以减小频率合成器输出频谱的相位噪声达12 dB. 该频率合成器使用UMC 0.18 μm CMOS工艺实现,仿真结果证明它可以满足DVB-H系统协议指标要求.      

在锁相环吞脉冲频合器中实现可调小数分频

推导出了吞脉冲技术锁相环频率合成器的输出频率Ｆｏ、双模前置分频器的输出频率Ｆｐ和参考频率Ｆｒ之间的关系式．经宽覆盖（１３８．０００～１６７．０００ＭＨｚ）、高稳定度（１０－６）、多通道（每通道间隔２５ｋＨｚ）频合器实验论证，关系式成立．应用此关系式提出了一种新的小数分频理论和实现电路框图，该理论能解决单环频合器中高鉴相频率与高频分辨率之间的矛盾．     

基于PC机的数字程控分频器卡的研究与设计

本文以微型计算机为基础，提出了基于ＰＣ机的数字程控分频器卡的设计思想，阐述了硬件、软件设计的具体方法，应用这一思想和方法设计并实现了基于ＰＣ机的数字程控分频器卡。     

跳频锁相频率合成器研制

本文报告了研制一种快速跳频销相频率合成器的技术路线和结果。该合成器采用程控时分复用小数分频锁相技术，解决了快速跳频频率合成中的诸多固难。测试结果表明，该频率合成器可适用于快速跳频通信系统。     

0.18μm CMOS高集成度可编程分频器的设计

采用标准0.18 μm CMOS工艺,提出了一种高集成度可编程分频器.该电路所采用技术的新颖之处在于：基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,从而大大提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更紧凑.仿真结果表明,在1.8V电压、输入频率Fin=1 GHz的情况下,可实现任意整数且步长为1的分频比,相位噪声为-173.1 dBc/Hz@1 MHz,电路功耗仅为9 mW.     

Δ-Σ频率合成器带外量化噪声抑制技术

基于对电荷泵电流不匹配引起的高阶Δ-Σ调制器（DSM）量化噪声建模,提出一种改进型小数分频频率合成器（Frac-N）模型,即：在传统小数分频频率合成器的反馈支路上嵌入一个不含分频器的宽频带锁相环（PLL）构成的噪声滤除器（NF）。另外,为了减小鉴频鉴相器（PFD）输入端相位误差,设计了一个线性度能达到89%的电荷泵。该频率合成器采用0.18μm CMOS电路实现,仿真结果表明采用该噪声滤除技术可以对高阶DSM产生的带外量化噪声进行有效抑制。     

一种新的频率合成方法

提出了一种新的频率合成方法，该方法的基本思想是，按照一种特定算法，对于每一个所需的输出频率，对数字锁相环的可程控反馈分频器设置一组不同的分频系数，以使环路鉴相器输出端干扰的频率与频率分辨率相互独立，从而便可同时获得高的频率分辨率和较大的环路带度。     

在系统可编程技术在电法发送机设计中的应用

介绍了在系统可编程器件LC4256-100T的器件结构,并以此设计了地球物理勘探中多功能电法发送机的信号发生和逻辑控制部分,给出了发送机设计的系统结构图.主控模块包括分频器、时序状态机、多路选择器、波形合成、同步输出等电路,各功能模块均以超高速硬件描述语言VHDL作为设计输入,并在集成开发套件ispLever 3.0中进行了器件适配及计算机仿真验证.利用可编程器件丰富的片上资源,将计数器、分频器、多路选择器、控制器、波形合成、过流保护等电路集成于单片上,减少了外围器件,降低了功耗,提高了仪器性能.实践结果表明:发送机具有在系统可重构功能的能力,可产生16种信号波形,频点丰富,可用于开展多种电法勘探方法;密频比设计可有效地提高对地层的分辨力.     

多模式定位系统接收机中的分数频率综合器

针对单一的全球定位系统中接收性能易受环境影响的问题,提出了一个应用于3个定位系统、7种模式的多模式定位接收机中的分数频率综合器.通过改进的电流泵电流校正方法和提高谐振回路Q值等各种降低相位噪声的方法,达到了每种模式工作的稳定性和低相位噪声性能;以改进的多模分频器和3阶MASH1-1-1Σ-Δ调制器实现了7个频点的精确输出和各模式的快速锁定;在多模分频器中使用简单的电路将分频比的范围从64~79扩展到64~95.仿真结果表明,在每种模式下带内相位噪声(相对于载波的相噪声)均小于-90 dB,带外频偏1 MHz处相位噪声均小于-119 dB,杂散抑制(相对载波)均大于56.4 dB,各个模式锁定时间均小于18μs,1.8 V电源条件下的功耗为15.12 mW.