时钟同步状态图

时钟同步问题是分布式系统中的核心技术之一. 研究了在异步通信网络环境中,采用连续的时间戳通信模型,并利用时钟精度差概念实现系统中各个计算机之间的时钟同步. 为有效评估系统中时钟同步的状态,提出了采用时钟精度差作为权值来构造时钟同步状态图,为时钟的研究提供了一个新思路,提高了时钟同步系统的精度.     

SDH传输网时钟同步规划研究

针对SDH传输网时钟配置容易成环的问题,在研究时钟同步算法的基础上,结合工程实际配置经验,本文提出适用于SDH传输网时钟同步规划的一般原则,该方法能较好的解决SDH传输网时钟同步规划问题。     

基于模拟退火与合并代价反标的低功耗门控时钟布线算法

传统的时钟树布线算法可以扩展应用于门控时钟,例如在自底向上的合并过程中采用最小化合并电容方式。然而,当前点的合并,会影响到上层点的门控情况变化,虽然在局部合并时是最优的,却可能恶化时钟树整体功耗。针对该问题,提出了一种零时钟扭斜门控时钟布线算法,使用上一轮时钟树的布线结果估算上述影响所造成的合并代价变化。由于算法需要多轮反复计算,因此使用模拟退火方法,在每一次循环时重建时钟树结构,通过上一轮反标的合并代价信息进行优化,评估每一轮的结果,并生成新的约束供下一轮使用。实验结果表明,与传统的Greedy-DME算法相比,该算法可以获得至多23%的功耗优化。     

用于并行调试环境的改进的物理时钟算法

为满足并行调试需要,时钟模型必须既能保证事件之间的逻辑顺序,又能为性能调试提供时间戳。现有的基于事件的物理时钟同步算法在时间戳上可能存在较大误差,为了降低误差,对现有算法进行改进。改进的算法依次对时钟偏移误差最大的局部时钟进行调整,调整的依据是两个节点之间消息的发送和接收具有对等性,调整的时候考虑了该进程和其它所有进程之间的通信传输。模拟结果表明:该算法以较小的时间代价,减少了90%左右的误差。该算法可以解决并行调试环境中的时钟同步问题。     

宽带ADC低抖动时钟驱动电路的分析与设计

提出采用小信号模型对时钟驱动电路中由热噪声引起的时钟抖动进行分析,并提出采用多级准无穷负载差分放大器结构以有效地实现低抖动.通过Cadence Spectre RF的瞬态噪声仿真,可以得到时钟抖动值,在输入频率变化时将仿真结果与手工推导的结果相比较,推导的公式能较好地预测时钟驱动电路的时钟抖动.设计的时钟驱动电路达到了输入频率100 MHz、幅度为480 mV下时钟抖动仅为193 fs,可以应用于高性能模数转换器.     

MCS-51单片机的时钟电路

微型计算机的CPU实质上就是一个复杂的同步时序电路,所有工作都是在时钟信号控制下进行的。每执行一条指令,CPU的控制器都要发出一系列特定的控制信号。通过介绍MCS-51单片机的时钟电路,重点分析两种不同时钟信号的产生方式。     

同步数字集成电路设计中的时钟树分析

时钟树的设计是同步数字集成电路设计中的一个重要部分,对系统的性能和可靠性有很大影响．文中介绍了同步数字系统的组成和时钟偏移的定义,提出了一种时钟树结构的设计方法,基于该方法用布局布线工具Astro对一个8051芯片进行了自动时钟树分析和指定结构的时钟树分析．结果表明,用文中方法设计时钟树结构能得到比自动时钟树分析更好的效果．文中还给出了设计中门控时钟问题的解决方法。     

同步数字集成电路设计中的时钟树分析

研究了同步数字系统的组成和时钟偏移,并结合一个数字集成电路8051的时钟树设计实例,介绍了时钟树的经验结构和设计方法流程.比较了采用Synopsys公司的布局布线工具实现的自动时钟树分析与指定结构时钟树分析,证明结构恰当的时钟树能得到比自动时钟树分析更好的结果.     

片上谐振时钟阵列耦合特性分析

提出了一种基于层次化无缓冲谐振时钟网络的耦合时钟阵列结构,能够有效分布全局时钟,并实现局部时钟网络的频率及相位锁定.基于耦合振荡器理论,详细分析了耦合网络的电压幅值、频率锁定及耦合网络带宽特性,并通过SPICE模拟,对影响谐振时钟阵列耦合特性的关键因素进行了研究,包括时钟负载差异、能量补偿单元、以及耦合网络等.模拟结果表明,谐振时钟阵列具有较宽的频率锁定范围,在耦合特性发生变化的情况下,全局时钟偏斜最大为21 ps,小于时钟周期的2%.     

基于Virtex-Ⅱ的时钟数据恢复电路的设计

高性能的通信质量要求高稳定性和高精度的时钟,然而在传输过程中不可避免会出现时钟的抖动.这些抖动就给传输带来了偏差,因此,对于时钟的恢复是非常有必要的.基于Virtex系列FPGA,设计了用于时钟数据恢复的电路,经验证该设计电路能有效地恢复输入的时钟数据信号.     

确定的与非确定的公式时钟自动机的等价性

本文分析了传统的时间自动机在实时系统进行形式化验证方面所存在的问题,提出了一种新的形式化验证工具——公式时钟自动机,给出了公式时钟自动机的形式化定义。在公式时钟自动机中,每一个事件对应一个命题、并且针对给定命题集上的每个时态公式,我们定义两个时钟:公式记录时钟与公式预测时钟。前者记录公式最近一次被满足时距目前的时间,后者预测下一次公式将被满足时距目前的时间。最后讨论了公式时钟自动机的确定性和非确定性,并证明了确定的公式时钟自动机和非确定的公式时钟自动机的等价性。     

时钟延缓效应的理论解释与实验检验

利用狭义相对论关于运动时钟变慢的理论和广义相对论的等效原理可以解释时钟佯谬问题，而且这种时钟延缓效应已经取得了实验很好的验证。     

用单片机实现电子时钟

时钟电路是保证计算机系统正常工作的基础,概述了用单片机实现电子时钟的硬件框图及软件实现方法.     

时钟保护倒换过程分析及时钟ID的应用

在SDH网中，各个网元通过一事实上的时钟同步路径一级一级地跟踪到同一个时钟基准源，从而实现整个网的同步。通常，一个网元获得时钟基准源的路径并非只有一条，比如在一个环型SDH网络中。某个SDH网元既可以跟踪西向时钟，也可以跟踪乐向时钟。这两个时钟源都来渌于同一个基准。为避免由于一条时钟同步路径的中断。导致整个同步网的失步。必须考虑同步时钟的保护倒换问题。也就是说。当一个网元所跟踪的某路同步时钟源丢失的时候，要求该网元能自动地倒换到另一路时钟源上。这就是时钟的保护倒换。     

微型机定时管理系统

在认真分析微型机内部时钟与实时时钟报警功能的基础上，用软件方法实现了微型机定时管理功能，使之到时发声报警，提示用户关机，并在指定时间自动停止计算机的运行。     

一种低功耗时钟树综合的寄存器聚类方法

随着集成电路制造工艺的进步与芯片集成度的提升，对于低功耗芯片的需求越来越大.时钟网络功耗占芯片总功耗的 40%以上，优化时钟网络的功耗已成为高性能集成电路设计中最重要的目标之一.本文提出了一种新的寄存器聚类方法来生成时钟树的叶级拓扑结构，通过限制群组的扇出、负载和范围，对寄存器进行合理分组，减少了缓冲器的插入数目和总布线长度，有效降低时钟网络功耗.将该方法整合到传统的时钟树综合（CTS）流程中，在ISCAS89 基准电路上测试并分析其有效性.实验结果表明，该寄存器聚类方法在不影响时钟树最大延时的情况下，有效减少了时钟网络20%以上的功率耗散和20%以上的时钟偏移.     

分布式计算系统中逻辑时钟的研究

主要论述了逻辑时钟在调试分布式系统领域的应用。首先讨论了逻辑时钟方法及逻辑时钟的修改算法 ,然后介绍了自行研制的分布式 S4系统中逻辑时钟监控器模块的实现方法。     

含有多路选择器路径的时钟树综合

本文介绍了时钟树综合的概念及指标,分析了电力网载波通信芯片的时钟结构,针对其含有多路选择器路径的时钟结构提出了时钟树综合的方案,极大的优化的了时钟树综合的结果,为后续的时序收敛打下了良好的基础。     

高容量温盘驱动器伺服码同步时钟录写技术

提出了可变频时钟写入方法和锁相环倍频时钟写入方法。给出了这两种写入法的读／写电路，并分析了其性能。结果证明，可变频时钟写入方法电路简单，刻写时钟周期短；锁相环倍频时钟写入过程较前长，但其频率范围容易调整。两均适合高密度小型温盘的时钟录写。     

群机系统环境下的时钟同步技术

提出了群体系统时钟同步的体系结构，介绍了群机系统环境下时钟同步的实现技术以及时钟同步系统的主要数据结构、时钟同步进程和服务进程的主要程序。