基于周期特性的双岛单电子晶体管主方程模拟及改进

以双岛单电子晶体管（SET）为研究对象,采用稳态图和蒙特卡洛法分析双岛SET的周期特性,选取其中的7个典型状态,提出了双岛SET的简化主方程模拟方法,并利用分析所得SET的周期特性而改善简化主方程模拟方法的局限性.结果表明,所提出的模拟方法能够有效模拟双岛SET的电流和电压特性,并能扩展到多岛单电子晶体管.     

一种基于SET/CMOS电路的二阶低通滤波器

在研究单电子晶体管(single electron transistor，SET)I-V特性的基础上，依据分区处理法，设计了一个SET、积分器电路，并采用级联方法实现了一个SET／CMOS二阶低通滤波器。仿真结果表明，该滤波器的幅频特性增益比采用其它方法描述SET I-V特性所构成的滤波器的幅频特性增益高出1倍多。     

基于压控单元的单电子晶体管宏模型

在对纳米遂穿结(SETJ)及单电子晶体管(SET)的特性进行分析的基础上,笔者采用等效电路的方法,提出了基于压控单元的SET宏模型,仿真得到单电子晶体管的特性曲线.通过器件仿真的输出特性曲线与理想特性曲线的对比,得出曲线的走势与理想曲线基本一致,偏差不大.并且通过计算表明,数值的精度在合理范围内,验证了模型的合理性.     

基于SET/MOS混合结构的奇偶校验码产生电路的设计

基于单电子晶体管(SET)的库仑振荡效应和多栅输入特性,利用SET和金属氧化物半导体场效应晶体管(MOS管)的互补特性,设计了基于SET/MOS混合电路的奇偶校验码产生电路.利用HSPICE对所设计电路进行仿真验证,结果表明,该电路能够实现产生奇偶校验码的功能.该SET/MOS混合电路的实现只需要1个PMOS管、1个N...     

单电子晶体管/场效应管混合存储单元数值分析

基于背景电荷不敏感单电子晶体管/场效应晶体管混合存储单元利用单电子晶体管源漏电流随栅电压周期振荡的特性工作,以半经典的单电子正统理论为基础,采用计算机数值模拟的方法,分析了背景电荷不敏感单电子晶体管/常规场效应晶体管混合存储单元的工作原理和基本特性.提出了存储单元中分别以三结电容耦合单电子晶体管和单电子旋转栅替代双结单电子晶体管的新结构,其主要思想是通过增加单电子器件中的串联隧道结数来抑制各种噪声.模拟结果表明,新结构的系统性能,特别是抗噪声性能有一定提高     

一种单电子晶体管的模拟新方法

基于主方程法,把单电子晶体管的稳定状态数简化为3个状态,得到了一个简捷模拟新方法,通过仿真与分析,这种新模拟方法模拟单电子晶体管I-V特性,具有合理的精确度,可用来分析SET—CMOS混合电路,这对数字逻辑电路的构造分析具有十分重要的意义。     

单电子晶体管/场效应管混合存储单元数值分析

基于背景电荷不敏感单电子晶体管／场效应晶体管混合存储单元利用单电子晶体管源漏电流随栅电压周期振荡的牲工作,以半经典的单电子正统理论为基础,采用计算机数值模拟的方法,分析了背景电荷不敏感单电子晶体管／常规场效应晶体管混合存储单元的工作原理和基本特性,提出了存储单元中分别以三结电容耦合单电子晶体管和电子旋转栅替代双结单电子晶体管的新结构,其主要思想是通过增加单电子器件中的串联随道结数来抑制各种噪声。模     

一种基于互补型单电子晶体管D触发器设计

基于单电子晶体管(SET)的I-U特性和CMOS数字电路设计思想,提出了一类互补型SET逻辑门.在对由SET反相器构成的双稳态电路进行分析的基础上,提出了3种R-S触发器,最终得出了D触发器.通过选取1组SET参数,使触发器输入和输出高低电平接近于0.02 V和0,解决了电平匹配问题.SET的SPICE宏模型验证了设计的正确性.     

基于SET/MOS混合结构的表决器电路的设计

基于单电子晶体管(SET)的库仑阻塞和库仑振荡效应,利用SET和MOS管的互补特性,提出了一种基于SET/MOS混合电路的新型表决器电路.利用HSPICE对所设计的表决器电路进行仿真验证,仿真结果表明SET/MOS混合电路能够实现表决器的功能.与传统CMOS电路相比,该SET/MOS混合电路使用的管子数目大大减少,功耗...     

基于负微分电阻特性的SET/CMOS反相器

基于单电子晶体管(SET)和PMOS管串联产生的负微分电阻(NDR)特性,提出了一种新型的SET/CMOS反相器.该反相器利用NDR特性与NMOS负载管的电流-电压特性构成两个单稳态点,实现反相功能.应用HSPICE仿真器,采用精准的单电子晶体管的子电路模型及22nm CMOS预测技术模型对该反相器进行仿真,结果表明:该反相器的功能正确,具有比传统CMOS反相器更低的功耗;与其它单电子反相器相比,该反相器可在室温下实现输出电压全摆幅,且具有较低的传输延迟.     

Amplifying quantum signals with the single-electron transistor

Transistors have continuously reduced in size and increased in switching speed since their invention in 1947. The exponential pace of transistor evolution has led to a revolution in information acquisition, processing and communication technologies. And reigning over most digital applications is a single device structure--the field-effect transistor (FET). But as device dimensions approach the nanometre scale, quantum effects become increasingly important for device operation, and conceptually new transistor structures may need to be adopted. A notable example of such a structure is the single-electron transistor, or SET. Although it is unlikely that SETs will replace FETs in conventional electronics, they should prove useful in ultra-low-noise analog applications. Moreover, because it is not affected by the same technological limitations as the FET, the SET can approach closely the quantum limit of sensitivity. It might also be a useful read-out device for a solid-state quantum computer.     

0.18um SOI器件技术抗SET设计加固方法

本文介绍0.18um SOI器件技术中SET（Single Event Transient）的原理模型及设计加固方法,并结合工艺具体参数利用TCAD仿真工具进行了模拟仿真。探讨SET在0.18um SOI器件技术中的微观机理,提出0.18um SOI工艺SET设计加固方法。本文重点在于器件和电路级的探讨与加固,尤其是器件物理结构上的SET机理模型及加固设计。     

一种单电子晶体管的Spice模型

基于单电子晶体管数学分析模型，提出了它的Spice模型。该模型由一个电压控制电流源、一个电压控制电压源和一个电压源构成。与半分析模型相比较，该模型准确地表现了单电子晶体管的I-V特性。利用该模型，分析了单电子反相器和改进了二叉判别图基本单元。     

MOS/双极高压复合结构中可控硅效应的抑制

本文分析了具有偏置栅又有延伸源场极的高压MOS结构和双极型器件复合结构中产生可控硅效应的机理,从而得出如何在材料、几何结构和工艺参数上采取措施,抑制和防止可控硅效应的产生。     

新型低泄漏防闩锁ESD钳位保护电路

提出了一种新型抗静电泄放(ESD)钳位保护电路--栅控可控硅级联二极管串(gcSCR-CDS)结构.相比传统级联二极管串(CDS)结构,新结构利用插入的SCR管减小了钳位电路的泄漏电流和导通电阻,提高了电路的抗ESD能力;利用栅控的PMOS管,提高了维持电压,抑制了闩锁效应.0.35μm标准CMOS工艺流片结果表明,该结构泄漏电流为 12nA,抗ESD能力超过 8kV.     

OTS修饰的酞菁锌薄膜晶体管

制备并提纯了酞菁锌(ZnPc)有机场效应晶体管,该薄膜器件以具有大π键的ZnPc作为载流子传输有源层,以自制的热生长SiO2膜层作为晶体管的栅绝缘层,经长链两亲分子十八烷基三氯硅烷(OTS)修饰以后,具有复合双绝缘层的结构.测试结果显示:以此为基础制备的器件具有良好的I-V输出特性,OTS/SiO2复合双绝缘层的器件结构能有效改进有机薄膜晶体管的性能.     

三极管与场效应管的对照分析

用对照的方法对三极管与场效应管及其放大电路进行了分析,尤其是将三极管也视为电压控制器件来与场效应管对比,以说明两种管子及其放大电路的工作原理、分析方法的实质是相同的。     

双极晶体管导通状态对功率纵向双扩散MOSFET静态电流—电压特性的影响

通过对DVMOS结构器件测量的I-V特性和模拟结果的分析，发现在此结构中，寄生的双极管对器件性能具有不良影响，可以来用一种新型的具有浅扩散p^ 区的自对准VDMOS结构，以完全消除寄生的BJT导通机制，这对MOS技术的发展十分有益。     

穿通增强型硅光电晶体管的结构及参数优化

为克服各种常用光电探测器件的缺点, 对穿通增强型硅光电晶体管进行了结构优化和参数优化。将窄基区穿通晶体管仅在一侧与宽基区光电晶体管复合的传统结构, 改进为窄基区穿通晶体管在中间, 两侧各复合一个长度减半的宽基区光电晶体管。同时, 对不同窄基区宽度下的暗电流、 光生电流及光电响应率等随偏压变化的电学性能和光电转换特性进行仿真, 得到窄基区宽度最优参数。然后对优化后的器件在不同光强下的光生电流和光电响应率随偏压的变化进行了仿真, 分析了器件在不同光强下的响应特性。结果表明, 当窄基区宽度为0.6 μm时, 器件性能折中达到最优, 在0.5 V偏压下, 器件暗电流仅为1 μA;入射光功率密度为10^-7 W/cm²时, 器件响应率高达4×10⁶ A/W。