基于单片机12C5A60S2的FPGA的加载

目前绝大部分FPGA都是用SRAM构成逻辑函数发生器,因此需要外加专用配置芯片。上电时,由这个专用配置芯片把数据加载到FPGA中,然后FPGA就可以正常工作。本文采用STC深圳宏晶公司单片机12C5A60S2以PS模式对Altera公司的FLEX6000系列芯片EPF6016进行配置,软件采用MAX+PLUS II。     

软错误缓解动态部分可重构的抗单粒子方案

随着基于静态随机存储器(static random-access memory,SRAM)型现场可编程门阵列(field programmable gate array,FPGA)广泛应用于航空航天领域,太空辐照环境下FPGA产生单粒子翻转(single event upset, SEU)问题的概率日益提高,从而导致FPGA出现单粒子闩锁现象引起功能紊乱。针对该问题,基于SRAM型FPGA的架构诱发SEU机理分析,对传统三模冗余(triple module redundancy, TMR)的方案进行改进,设计一种逻辑上采用TMR进行备份、系统上采用软错误算法缓解执行,同时采用局部纠错和动态可重构的方法进行抑制的方案。皮秒激光注入试验结果显示,采用所提供方案的FPGA较传统方案试验电流平稳,验证了该方案可以有效对SEU进行抑制。     

可用于SRAM PUF的密钥提取方案

为了利用PUF获得芯片唯一、随机的密钥,详细分析可用于SRAM PUF的密钥提取方案,包括采用级联纠错码的硬判决和软判决译码方案。利用芯片上的实际SRAM PUF响应和软件仿真,验证两种方案的效果。结果表明,对于SRAM PUF,软判决方案更加可靠和高效。     

基于FPGA的视频信号采集系统的硬件设计

为满足视频信号实时处理的需要,文章分析了现有的视频采集系统的构成和特点,在此基础上设计了以静态存储器(SRAM)为数据缓冲单元、可编程门阵列(FPGA)为控制核心、SAA7111为A/D转换芯片的实时性较好的前端视频信号采集系统.针对FPGA的特点,本设计采用自顶向下的模块化设计方法实现了视频信号采集的功能.设计过程中,用状态机完成了对芯片SAA7111的配置,用计数器控制整个信号采集过程,实现了地址、数据信号的可靠同步.     

用于FPGA快速重构的配置电路

提出了一种适于FPGA芯片的快速重构配置电路,并在FDP2009Ⅱ-SOPCFPGA芯片里设计实现.其主要特点为:配置电路使芯片最小配置单元由Xilinx的Spartan和Virtex系列芯片的一帧变为32 bit,减少了重配置传送的配置数据,缩短了芯片重构时间.FDP2009-Ⅱ-SOPC FPGA采用SMIC0.13μm一层多晶八层金属工艺设计,芯片总面积为4.5 mm×6.3 mm,配置电路面积为1.7 mm~2.版图后仿真结果表明,配置电路能够正确的完成数据重配置功能,芯片重构时间是Xilinx公司的Virtex系列相同规模FPGA芯片的34%左右.     

基于SOPC技术的多通道LED灰度控制模块硬件设计

LED灯控系统通常被要求能输出多路灰度控制信号,PWM是实现灰度控制的流行方式,基于SOPC技术的软核设计方案可以方便快捷地实现多通道PWM信号输出模块,且只用一块FPGA芯片.其过程是:首先利用厂商提供的免费PWM设计文件,生成多路PWM片内外设组件,其次以Avalon总线规范将其和Nios Ⅱ处理器软核及其他组件一起植入Nios Ⅱ系统,配置生成硬件系统的原理图模块,该模块可被添加到一个顶层模块,通过编译最终生成可下载到FPGA的配置文件.这种方案不仅硬件配置灵活、实现了单片多通道PWM,而且模块外设数量大为精减,集成度很高,鲁棒性好.     

适用于位交叉布局的低电压SRAM单元(英文)

提出一种9管单端SRAM单元结构,该种SRAM单元采用读写分离方式,具有较高的保持稳定性和读稳定性。该单元采用新的写操作方式,使由其组成的存储阵列中,处于"假读"状态的单元仍具有较高的稳定性,因此在布局时能够采用位交叉布局,进而采用简单的错误纠正码(ECC)方式解决由软失效引起的多比特错误问题。仿真结果显示,当电源电压为300 mV时,该种结构的静态噪声容限为100 mV,处于"假读"状态的单元静态噪声容限为70 mV。     

适用于位交叉布局的低电压SRAM单元

提出一种9管单端SRAM单元结构, 该种SRAM单元采用读写分离方式, 具有较高的保持稳定性和读稳定性。 该单元采用新的写操作方式, 使由其组成的存储阵列中, 处于“假读”状态的单元仍具有较高的稳定性, 因此在布局时能够采用位交叉布局, 进而采用简单的错误纠正码(ECC)方式解决由软失效引起的多比特错误问题。仿真结果显示, 当电源电压为300 mV时, 该种结构的静态噪声容限为100 mV, 处于“假读”状态的单元静态噪声容限为70 mV。     

多片FPGA自动加载系统的设计

介绍了一种基于SRAM技术的FPGA可编程逻辑器件的编程方法,能在系统复位或上电时自动对器件编程,有效地解决了基于SRAM的FPGA器件掉电易失性问题,针对当前系统规模的日益增大,本文提出了一种用单片机对多片FPGA自动加载配置的解决方案.1硬件原理nCONFIG输出器件复位脚CONFIG_DON     

利用FPGA和USB总线的视频图像的采集与处理系统设计

构建了以FPGA为核心芯片的高速图像采集与处理系统,图形采集频率可达13.5 MHz. 在该系统中,采用了视频A/D芯片SAA7111A将电视信号转换成数字信号,并由FPGA作为控制器将数字信号存入SRAM中,以便进行处理,提取有用数据;系统还采用了EZUSB2131Q芯片来进行处理后的数据与PC机的传输.     

辐射易敏SRAM型FPGA在导航卫星中的适用性实验研究

利用兰州重离子加速器提供的86Kr离子束流开展了百万门SRAM型FPGA的单粒子效应实验研究.获得了该器件配置存储器和片内Block RAM的重离子翻转截面,给出了与国外同类实验结果显著差异的原因分析,证实了该器件对单粒子效应的极端敏感性;对三模冗余、动态刷新等容错机制的有效性进行了动态测试,结果表明采用的组合加固措施能显著降低系统的功能错误截面,基本消除了配置存储器额外引入的敏感性,达到了与同类专用集成电路接近的抗辐射水平;结合导航任务特点和实验结果,对SRAM型FPGA在导航卫星上的适用性进行了分析,提出了将加固设计与自主完好性监测相结合的应用思路.     

Register reallocation for soft error reduction

Subsequently to the problem of performance and energy overhead, the reliability problem of the system caused by soft error has become a growing concern. Since register file（RF） is the hottest component in processor, if not well protected, soft errors occurring in it will do harm to the system reliability greatly. In order to reduce soft error occurrence rate of register file, this paper presents a method to reallocate the register based on the fact that different live variables have different contribution to the register file vulnerability（RFV）. Our experimental results on benchmarks from MiBench suite indicate that our method can significantly enhance the reliability.     

基于软译码的系统LT码及其无线信道应用

LT码在删除信道下显示出优异的纠删性能,但在无线信道中由于信道噪声固有的影响,接收端必然产生误码,错误的译码起始信息导致LT码在解码后出现错误传播现象。为了减少误码,实现LT码在无线信道下的应用,提出构造系统LT码,同时在译码时产生校验矩阵,采用基于对数似然比的置信传播算法(LLR-BP)进行软信息译码的方法。仿真实验结果表明,基于软译码的系统LT码具备良好的纠错性能,显示了其在无线信道应用的可行性和有效性。     

一种基于三维堆叠技术的高可靠性Cache结构

针对三维集成电路的软错误问题，分析了高能粒子进入三维堆叠芯片中的运行轨迹和特性，在分析高速缓冲存储器（Cache）中各部分软错误易感性的基础上，提出了一种基于三维堆叠技术的高可靠性Cache结构R3D Cache，利用三维堆叠芯片的层间屏蔽效应，以较小的面积和性能开销大幅降低了其软错误率.结果表明，所提出的R3D Cache结构能够以0.52%~4.17%的面积开销，将Cache的软错误率降低到原来的5%，而所带来的性能开销可以忽略.     

Implementation and Analysis of Probabilistic Methods for Gate-Level Circuit Reliability Estimation

The development of VLSI technology results in the dramatically improvement of the performance of integrated circuits. However, it brings more challenges to the aspect of reliability. Integrated circuits become more susceptible to soft errors. Therefore, it is imperative to study the reliability of circuits under the soft error. This paper implements three probabilistic methods (two pass, error propagation probability, and probabilistic transfer matrix) for estimating gate-level circuit reliability on PC. The functions and performance of these methods are compared by experiments using ISCAS85 and 74-series circuits.     

FPGA／CPLD可编程逻辑器件的在系统配置方法

讨论了基于SRAM技术的CPLD／FPCA可编程逻辑器件的编程方法，并以ALTERA公司FLEX10系列器件为例，提出了一种利用微处理器对可编程逻辑器件进行在系统多方案配置的实用方法。该方法成本低廉、简单易行，能在系统复位或上电时自动对器件编程，不仅有效的解决了基于SRAM的CPLD／FPGA器件掉电易失性的问题，而且使单一芯片可以具有多种逻辑功能，实现了该类器件逻辑功能的在系统多方案的灵活配置。     

纳米级集成电路的软错误问题及其对策

介绍了纳米级集成电路中软错误的发生机制、发展趋势以及评估技术,概括了软件、电路和体系结构以及工艺器件级软错误的缓解对策,并针对软错误问题相关研究的发展提出几点建议.
     

用CPU实现现场可编程门阵列在线配置技术

PLD器件具有高集成度、高速、高可靠性、在系统编程(或重构)、在系统升级等特点，在电子系统设计中被广泛应用，介绍了Altera公司基于SRAM LUT结构的FPGA器件的PS配置原理，提出了用AT89C51CPU实现FLEX10K系列器件的PS在线配置方法和PC机与AT89C51CPU串行通信方式实现在线升级的方法，采用这种技术不仅改善了系统的工作性能，而且极大地提高了系统硬件功能的灵活性。