小面积高兼容性RSA&SM2的硬件实现方法

设计了一种小面积高兼容性的夏米尔·阿德曼(RSA)SM2加密协处理器.模运算层设计了基-32蒙哥马利模运算电路,支持任意位宽下的双域运算,具有可配置的流水线结构;核心运算层设计了统一结构的模幂标量乘电路,具有可配置的抗SPA攻击功能.通过模运算层和核心运算层电路的功能复用来减小整体硬件结构面积.实验测得本电路支持2 048 bit内任意域RSA运算、768 bit任意域任意曲线和位宽的标量乘运算以及SM2国密规定的所有曲线.在0.13μm工艺下流片,电路总面积为0.32 mm2,约8.7×104个等效门,芯片最高工作频率为250 MHz,具有极高的面积利用率和兼容性.     

可扩展双域模乘器设计与研究

提出一种可扩展同时支持双域的模乘单元体系结构,通过调整内部运算单元的相关参数,可以满足侧重于性能或成本的不同应用.首先从基于字的双域蒙哥马利算法出发,提出模乘单元的基本体系结构;然后考虑了性能优化的两种不同思路与提高工作频率之间的相互折衷和平衡.由于高度统一的算法和紧密结合的模块结构,使得该可扩展双域模乘单元可以同时支持素数域与二进制域两个域的模乘运算,这一点在进行椭圆曲线密码(ECC)运算时尤为重要.最后以256bit素域模乘为例验证本设计,结果表明该可扩展双域模乘单元既可以降低开销,保持合理的可接受性能,又可以提高硬件开销以完全发挥性能潜力.     

使用优化的CIOS算法的模运算处理器

为以较小的面积代价实现RSA公钥密码算法及其他一些算法所需的求模、模加、模乘、模幂等运算,该文设计了一种可作为协处理器使用的模运算处理器.运算数据的长度可变,范围从256b到2 048b.采用优化的CIOS(coarselyintegrated operated scanning)算法以加快模乘的速度.充分的流水线设计使得时钟频率可达60MHz,在该工作频率下完成1 024b模幂的时间为57ms.除RAM外的核心电路仅含16 000等效门,在0.35 μm CMOS工艺条件下,包含RAM的电路总面积仅为3.31mm2.该处理器适合用于嵌入式系统,尤其是面积局限性高的系统.     

高速椭圆曲线密码协处理器的设计与实现

为提高椭圆曲线密码协处理器的性能,首先提出了一种改进的蒙哥马利模乘算法以及针对该算法的流水线结构,然后对椭圆曲线的点加和点倍计算流程进行优化,充分发挥模乘单元的流水线优势,使得协处理器计算参数为256 b的点乘只需要232 704个时钟周期.实验结果表明:在Cycloe Ⅱ EP2C35芯片上实现协处理器需要21000个基本单元,位长为256 b的点乘的计算性能达到1287次/s.     

RSA关键运算的分析优化与硬件实现研究

基于RSA的公钥密码体制已被广泛运用于数字签名、身份认证等信息安全领域,其核心运算为大数模幂运算.文章采用改进的杨氏蒙哥马利模乘和快速二进制位扫描算法实现了该过程,并根据大数模乘运算和硬件实现的要求对模幂系统进行了分析和设计,提高了RSA模乘幂运算能力,节省了芯片面积.     

同时支持两种有限域的模逆算法及其硬件实现

有限域的运算是密码学的基础,而在有限域的所有运算中模逆运算是最核心也是最复杂的运算。提出了一种同时支持素域和二进制域两种有限域的模逆算法,通过对算法的优化和对硬件结构的设计,使得256位的模逆运算电路的时钟频率达到167MHz,电路面积和其他电路相比较也有明显优势。     

同时支持两种有限域的模逆算法及其硬件实现

有限域的运算是密码学的基础,而在有限域的所有运算中模逆运算是最核心也是最复杂的运算。提出了一种同时支持素域和二进制域两种有限域的模逆算法,通过对算法的优化和对硬件结构的设计,使得256位的模逆运算电路的时钟频率达到167MHz,电路面积和其他电路相比较也有明显优势。     

二进制域滑动窗口快速模乘算法

加速GF（2^m）上的模乘运算是提高GF（2^m）上ECC算法性能的关键。分析了窗口宽度ω的comb多项式乘法和NIST约简多项式算法,结合两种算法提出一种滑动窗口的快速模乘算法。该算法弥补了先乘后模方法在时间上和存储空间上的缺点,缩短了运算时间,仿真结果表明快速模算法的运算效率比先乘后模的窗口comb多项式乘法和NIST快速约简速度提高21%左右,预计算只需要ω-1个值。     

二次Booth编码的大数乘法器设计

为了解决现有信息安全公钥签名算法存在的对大量模乘运算处理速度不快的问题,提出了一种高阶Booth编码的大数乘法器结构和二次编码的Booth 64线性变换式。二次编码既减少了部分积个数,也减少了高阶Booth编码预计算奇数倍的被乘数个数。基于此结构和编码,用Verilog代码设计了570×570b流水线乘法器。基于SMIC 0.18μm工艺,综合表明电路的关键路径延时为5.8 ns,芯片面积小于30mm2。可用于高性能的整数因子分解算法(RSA)2048 b、椭圆曲线算法(ECC)素数域512 b芯片的实现。     

智能卡公钥密码体制的模乘器

模乘器的面积过大和速度较慢是影响公钥密码体制 RSA在智能卡应用中的主要问题。文中针对 Montgomery模乘算法进行了分析和改进 ,提出了一种新的适合于智能卡应用的高基模乘器结构。由于模乘器采用两个并行 16bit乘法器和两个流水的加法器 ,使得它有效地降低了芯片面积、提高了运算速度 ,从而实现了智能卡公钥密码体制 RSA的数字签名与认证。仿真表明 :在基于华邦 0 .5μm工艺下 ,模乘器 VLSI实现共用 85 0 0个门 ,在 2 0 MHz的时钟频率下 ,加密 10 2 4bit的数据模幂乘运算平均时间仅需 3 42 ms。这个指标优于当今电子商务的加密处理器 ,适合于智能卡应用     

基于流水线技术的Montgomery模乘器优化设计

基于高基FIOS算法，采用流水线技术实现Montgomery模乘器的硬件设计。并讨论流水线级数的选取对模乘器的速度、面积的影响，并推导出最优化流水线级数选取的公式。通过仿真实验证明了设计的优越性。     

一款高吞吐率RSA密码处理器的设计

介绍了采用蒙哥马利模乘法算法和指数的从右到左的二进制方法,并根据大整数模乘法运算和VLSI实现的要求进行改进的RSA处理器,在提供高速RSA处理能力的同时,可抵抗某些定时分析攻击和功耗分析攻击.该RSA处理器在其模乘法器中使用了CSA(进位保留加法器)结构以避免长进位链,并采用一种新型(4∶2)压缩器结构以减少面积和延迟.提出了信号多重备份的方法,解决信号广播带来的大的负载和线长问题.数据通路的设计采用一种基于多选器的动态重构方法,其模乘法器可以执行一个1 024位的模乘幂运算,也可以并行执行2个512位的模乘幂运算,从而支持基于中国剩余定理的加速策略.     

Montgomery算法在大数模幂运算中的改进

针对Montgomery算法中模乘模块的FIPS模式进行改进,将平方的简化算法与FIPS模式的算法相结合,在运用Montgomery算法计算模平方时降低了乘法运算次数,有效地提高了大数模幂运算的效率.     

RSA加密中基于二次Booth编码的Montgomery乘法器

研究可用于Montgomery算法的基于二次编码的不同阶的Booth大数乘法器的性能和面积。 通过SMIC 0.13μm工艺实现的阶64, 128和256的128 bit和256 bit的Booth大数乘法器, 分别在160 MHz和125 MHz的频率下实现模乘运算。 实验结果表明, 阶64, 128和256的Booth乘法器在速度上性能一致, 但随着阶的增加, 由于预计算和产生部分积的复杂度上升, 乘法器的面积将增加。     

Montgomery模幂运算的一种改进方案

在RSA算法中,大数模幂运算的核心是大数模乘运算。本文在传统的Montgomery算法的基础上,利用快速大整数平方运算,提出了Montgomery算法的一种改进方案,有效缩短了大数模幂运算的时间,从而提高了RSA算法的加解密速度。     

A New Fast Modular Arithmetic Method in Public Key Cryptography

0 IntroductionPublic key cryptosystemsolvedthe secure problemof keydistributionsoundlyinsymmetric cryptosystem[1],real-ized digital signature and message authentication successfullyin secureinformationsystem. However ,secure applications ofthemneed badly high-speedsoftware,hardware,andarithme-tic computation of large number .Furthermore,the secret ex-ponent cannot betoosmall[2]and operands should be 1 024 bitorlarger[3]whenthe securitylevel is set high.So,manylargeinteger modular multiplicatio…     

Montgomery算法分析与研究

Montgomery算法作为一种快速大数模乘算法,常被应用于RSA、ElGamal等公钥密码算法的基本运算。对Montsomery算法进行了深入的剖析,系统地进行了理论推导,通过实验应用分析比较了两种有代表性的优化方案,并针对性地给出了其他方面的一些改进建议。     

基于Mastrovito乘法的字串行特征二域乘法器

针对目前常用的最低字优先字串行特征二域多项式基乘法器存在冗余计算的问题,提出了一种更加高效的最低字优先字串行乘法器。首先讨论了多项式模乘和Mastrovito乘法与最高位优先和最低位优先位串行乘法之间的关系,然后根据讨论发现的结果,将Mastrovito乘法器转变为字串行的形式,推导出新的最低字优先字串行乘法器。对综合所得的门级网表的比较显示:该乘法器的面积延时积比目前常用的最低字优先字串行乘法器小6.16%,比常用的最高字优先字串行乘法器小2.69%。