可扩展双域模乘器设计与研究

提出一种可扩展同时支持双域的模乘单元体系结构,通过调整内部运算单元的相关参数,可以满足侧重于性能或成本的不同应用.首先从基于字的双域蒙哥马利算法出发,提出模乘单元的基本体系结构;然后考虑了性能优化的两种不同思路与提高工作频率之间的相互折衷和平衡.由于高度统一的算法和紧密结合的模块结构,使得该可扩展双域模乘单元可以同时支持素数域与二进制域两个域的模乘运算,这一点在进行椭圆曲线密码(ECC)运算时尤为重要.最后以256bit素域模乘为例验证本设计,结果表明该可扩展双域模乘单元既可以降低开销,保持合理的可接受性能,又可以提高硬件开销以完全发挥性能潜力.     

椭圆曲线加密算法的一类实现

椭圆曲线密码体制(ECC)是利用椭圆曲线点群上的离散对数问题的难解性而提出的一种公开密钥算法,计算量集中在大数的点乘、点加、模乘、模加、模逆、模幂等方面。本文讨论了椭圆曲线加密算法中涉及的大数计算算法,并用给出椭圆曲线算法的C语言实现。     

使用优化的CIOS算法的模运算处理器

为以较小的面积代价实现RSA公钥密码算法及其他一些算法所需的求模、模加、模乘、模幂等运算,该文设计了一种可作为协处理器使用的模运算处理器.运算数据的长度可变,范围从256b到2 048b.采用优化的CIOS(coarselyintegrated operated scanning)算法以加快模乘的速度.充分的流水线设计使得时钟频率可达60MHz,在该工作频率下完成1 024b模幂的时间为57ms.除RAM外的核心电路仅含16 000等效门,在0.35 μm CMOS工艺条件下,包含RAM的电路总面积仅为3.31mm2.该处理器适合用于嵌入式系统,尤其是面积局限性高的系统.     

一种高性能可扩展双域模乘器的研究与设计

在原始蒙哥马利模乘算法基础上提出一种双域统一的蒙哥马利模乘算法.根据该算法设计了一种高性能可扩展双域模乘单元电路,以支持蒙哥马利模乘运算的加速计算.该模乘单元电路采用以高基数为处理字长,并使用多处理单元流水计算的方法,来实现高效快速的模乘计算,具有高度的可扩展性和可配置性,支持双域任意位宽的模乘运算.在0.18μm CMOS工艺下,对模乘单元电路性能和面积进行评估表明,面积为166×103门,完成1 024bit的模乘运算仅需1.3μs.     

云环境下安全外包椭圆曲线点的乘法

云计算是一种新兴的计算模式,它为云用户提供了强大的计算环境,但同时也引起了用户安全性和隐私性问题的关注.模幂运算是大多数现行的密码系统的基本运算之一,也是公钥密码系统在计算资源限制型设备上的计算瓶颈所在.使用传统的平方-乘算法计算一个n比特的指数的模幂运算,平均需要1.5n个模乘,对于资源有限型用户(或设备,例如智能卡)来说,这个计算量是个很沉重的负载.外包计算是云计算模式的优点之一,它使得云用户的计算能力不再受限于各自的资源约束型设备,通过外包工作负载给云,云用户可以使用云提供的无限资源来完成高代价的计算.本文围绕"外包模幂运算"这个问题展开研究,为椭圆曲线的点的乘法的计算问题,提出了一个安全的外包计算方案,并且将本文的方案应用于加速椭圆曲线数字签名的验证.     

素数域椭圆曲线密码点乘的高性能硬件实现

素数域的椭圆曲线密码（elliptic curve cryptography,ECC）被广泛应用于物联网安全设备中.针对这些具有有限硬件资源,同时也需要较高计算速度的安全设备,本文提出了一种基于改进Left-to-Right点乘算法的素数域ECC点乘高性能硬件结构.利用模块的复用与指令ROM减少了硬件资源消耗,并通过高位宽的算术逻辑单元提高了点乘计算的速度.在Virtex-5 FPGA上实现的资源使用量为2 684 LUT,16 DSP,4 BRAM,时钟频率达到150.2 MHz,完成一次点乘计算需要4.24 ms,综合的性能指标大于其他已有的素数域ECC点乘高性能硬件设计.      

GF(2~n)上椭圆曲线标量乘法快速算法的改进

利用椭圆曲线密码体制上点乘运算改进的m进制方法,对一种标量乘法快速算法作了进一步改进,结果表明改进后的算法减少了椭圆曲线点乘运算的计算量及存储空间,并提高了运算效率.     

An Improvement of Fast Scalar Multiplication Algorithm on Elliptic Curves Over GF(2 n)

利用椭圆曲线密码体制上点乘运算改进的m进制方法,对一种标量乘法快速算法作了进一步改进,结果表明改进后的算法减少了椭圆曲线点乘运算的计算量及存储空间,并提高了运算效率.     

基于椭圆曲线的数字签名核心算法的SystemC建模研究

在简要介绍椭圆曲线密码学基本原理的基础上,对ECC数字签名进行算法分析以及性能评估,引出核心模块点乘运算,并用SystemC语言实现点乘的行为级描述.在CocentricStudioSystem平台上进行建模仿真,取得正确的结果.该设计可应用于椭圆曲线加密处理器的SOC实现中.     

一种椭圆曲线标量乘的DSP并行算法

计算椭圆曲线标量乘是椭圆曲线密码算法的基础, 为了提高运算效率,探讨了椭圆曲线标量乘的基本实现算法,并设计了DSP并行环境,提出了一种并行实现算法.实验表明该并行算法有效地提高了标量乘运算的效率.     

基于Hash技术的IP数据包动态分流器的研究

针对当前高速网络安全产品在处理速率上的不足,提出了一种基于IXP2400网络处理器的高速数据包分流模型,并研究了基于Hash技术和LRU算法的动态数据包分流算法.仿真实验结果表明,所设计的动态数据包分流算法达到了千兆线速IP数据包分流的性能要求.     

椭圆曲线密码引擎算法的设计与实现

针对Ｉｎｔｅｌ体系结构ＭＭＸ＾ＴＭ处理器的特点,设计并实现了一种椭圆曲线密码体制（ＥＣＣ）算法,提出一种ＥＣＣ数学模型,结合具体的公钥加密方案,推导出一种点积运算的快速算法。在Ｉｎｔｒａｎｅｔ／Ｉｎｔｅｒｎｅｔ环境下,为开发者提供了一种利用ＥＣＣ开发电子商务安全、数据保密通信等应用的通用算法模型,使ＥＣＣ实时及实用成为可能。     

一种片上可配置安全网络适配器的设计与实现

 为了满足当前高速网络传输处理中安全性与实时性的要求,以AES-128/192/256算法为基础,设计了一种采用流水可重构技术的AES加/解密IP核,并通过SOPC技术将该IP核、Nios II处理器、网络控制器等功能模块与外围设备进行集成,实现了一个可根据具体应用资源多少与安全系数要求而灵活配置的片上网络适配器.本设计采用硬件描述语言VHDL设计,利用Quartus Ⅱ8.0进行了综合与布线,最后在DE2实验平台上进行下载测试验证.整个设计硬件结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络信息安全领域.     

ASIP Approach for Multimedia Applications Based on a Scalable VLIW DSP Architecture

The rapid development of multimedia techniques has increased the demands on multimedia processors.This paper presents a new design method to quickly design high performance processors for new multimedia applications.In this approach,a configurable processor based on the very long instruction-set word architecture is used as the basic core for designers to easily configure new processor cores for multimedia algorithm.Specific instructions designed for multimedia applications efficiently improve the performance of the target processor.Functions not implemented in the digital signal processor (DSP) core can be easily integrated into the target processor as user-defined hardware to increase the performance.Several examples are given based on the architecture.The results show that the processor performance is enhanced approximately 4 times on the H.263 codec and that the processor outperforms both DSPs and single instruction multiple data (SIMD) multimedia extension architectures by up to 8 times when computing the 2-D-IDCT.     

一种新型电子警察的设计

为了有效解决现有电子警察系统中存在的缺陷,提出一种新型电子警察的设计方法.在硬件上基于高速模拟电路、高速DSP和大规模可编程逻辑器件设计高清摄像机,在软件上采用检测区域、虚拟线和背景帧差相结合的检测方法,并结合全天候图像亮度特征信息分析,实现了车辆实时检测与违章记录的有效采集的性能要求.实验结果表明通过新方法设计的系统稳定可靠,实时性强,检测率高,记录有效率高,完全满足应用要求.     

基于MEMS的惯性导航系统研究与设计

提出了一种基于MEMS的捷联式惯性导航系统硬件和软件设计方法。设计了以ARM9处理器为核心的硬件平台,介绍了核心处理器及惯性器件的选型,给出了硬件系统组成;提出了基于嵌入式实时操作系统的软件设计方法,给出基于该操作系统的多任务设计方法及导航算法流程;该导航系统能够实现MEMS信息的实时提取、计算、位姿输出。     

基于分层原理的纠错码测试平台设计

纠错技术是现代通信系统不可缺少的技术,针对目前纠错码测试可重构性要求高和测试数据量大的特点,提出了一种针对纠错码的基于分层原理的软硬件联合测试平台。采用分层的设计结构,使得该平台具备高度的可重构性,能够在不同纠错码测试之间进行迅速重构。利用高速的PCI数据采集卡PCI-7300A在PC和FPGA之间进行数据传输,并在PC和FPGA端对数据进行分层封装和添加校验与确认—重传机制,以此保证数据高速、顺序、无差错地传输。通过利用该平台对多进制LDPC码进行测试,结果表明,在传输时钟为20MHz的时候,平台吞吐量达到446.83Mbit/s。     

基于SOPC的钢轨断面高速测量系统

随着我国高速铁路的快速发展,对钢轨断面高速检测技术的需求变得越来越迫切.本文以三角形摄影测量原理和片上可编程(SOPC)技术为基础,利用亚像素图像处理算法、NIOS Ⅱ处理器和以太网接口等IP软核技术,实时采集和并行处理钢轨图像,实现了多路钢轨断面的高速高精度在线测量.文中论述了基于SOPC与PC协同的高速高精度图像处理系统设计,并给出了系统原型机的试验验证.     

基于FPGA的高速大容量固态存储设备数据ECC的设计与实现

针对目前高速大容量固态存储设备中,影响数据存储可靠性的错"位"问题,设计和实现了一种基于FPGA的专用ECC (Error correction code)纠错方法.在读、写操作时分别对存储数据的行和列生成校验码,通过比较两次操作的校验码,对错"位"进行精确定位和纠错,纠错能力为1 bit/512 B.相比传统纠错算法,ECC纠错方法电路实现简洁,纠错能力强,易于硬件实现.实际运行结果表明,设计完全满足高速数据记录的需求,为大容量数据存储器的可靠性提供了重要保障.