一种高性能可扩展双域模乘器的研究与设计

在原始蒙哥马利模乘算法基础上提出一种双域统一的蒙哥马利模乘算法.根据该算法设计了一种高性能可扩展双域模乘单元电路,以支持蒙哥马利模乘运算的加速计算.该模乘单元电路采用以高基数为处理字长,并使用多处理单元流水计算的方法,来实现高效快速的模乘计算,具有高度的可扩展性和可配置性,支持双域任意位宽的模乘运算.在0.18μm CMOS工艺下,对模乘单元电路性能和面积进行评估表明,面积为166×103门,完成1 024bit的模乘运算仅需1.3μs.     

嵌入式RSA加解密处理器

RSA加密是一个运算密集的过程 ,为了 CPU能实时进行处理 ,设计了一种嵌入式 RSA处理器 ,它可以在外部微处理器的控制下完成 RSA加解密运算。设计中采用了适合硬件实现的 CIOS方法 ,在保持硬件规模较小的同时加速模乘运算速度。在设计中还采用了窗口法减少模幂运算过程中所需进行的模乘运算次数 ,大大提高了处理速度。在电路的控制逻辑中 ,采取了流水线操作 ,进一步提高了处理速度。在 2 0 MHz的时钟频率下 ,该处理器完成 10 2 4bit的模幂运算最多只需 16 0 ms。电路规模约为 2 6 0 0 0等效逻辑门 ,适合用于各种嵌入式系统中     

RSA关键运算的分析优化与硬件实现研究

基于RSA的公钥密码体制已被广泛运用于数字签名、身份认证等信息安全领域,其核心运算为大数模幂运算.文章采用改进的杨氏蒙哥马利模乘和快速二进制位扫描算法实现了该过程,并根据大数模乘运算和硬件实现的要求对模幂系统进行了分析和设计,提高了RSA模乘幂运算能力,节省了芯片面积.     

小面积高兼容性RSA&SM2的硬件实现方法

设计了一种小面积高兼容性的夏米尔·阿德曼(RSA)SM2加密协处理器.模运算层设计了基-32蒙哥马利模运算电路,支持任意位宽下的双域运算,具有可配置的流水线结构;核心运算层设计了统一结构的模幂标量乘电路,具有可配置的抗SPA攻击功能.通过模运算层和核心运算层电路的功能复用来减小整体硬件结构面积.实验测得本电路支持2 048 bit内任意域RSA运算、768 bit任意域任意曲线和位宽的标量乘运算以及SM2国密规定的所有曲线.在0.13μm工艺下流片,电路总面积为0.32 mm2,约8.7×104个等效门,芯片最高工作频率为250 MHz,具有极高的面积利用率和兼容性.     

智能卡公钥密码体制的模乘器

模乘器的面积过大和速度较慢是影响公钥密码体制 RSA在智能卡应用中的主要问题。文中针对 Montgomery模乘算法进行了分析和改进 ,提出了一种新的适合于智能卡应用的高基模乘器结构。由于模乘器采用两个并行 16bit乘法器和两个流水的加法器 ,使得它有效地降低了芯片面积、提高了运算速度 ,从而实现了智能卡公钥密码体制 RSA的数字签名与认证。仿真表明 :在基于华邦 0 .5μm工艺下 ,模乘器 VLSI实现共用 85 0 0个门 ,在 2 0 MHz的时钟频率下 ,加密 10 2 4bit的数据模幂乘运算平均时间仅需 3 42 ms。这个指标优于当今电子商务的加密处理器 ,适合于智能卡应用     

RSA加密算法改进的研究及实现

RSA算法的安全性依赖于模幂和模乘运算,但是由于模幂运算太耗时间,一直使得RSA算法难以广泛应用,因此如何提高RSA运算中的模幂、模乘运算速度至关重要.对RSA加解密基本原理进行了相应的分析,并结合当前针对RSA算法的攻击手段,提出抵御这些攻击所应考虑的因素,从而对传统的RSA算法进行了进一步的改进.     

一款可扩展RSA公钥密码芯片的设计与实现

针对可扩展模乘算法进行研究,设计出了在资源允许的情况下,可支持任意密钥长度的可扩展RSA模幂电路,使RSA公钥密码芯片能满足任意安全等级需求.基于Altera公司的StratixII EP2S30F672C3 FPGA器件,实现并验证了可扩展至2048位的可扩展RSA模幂电路,实验结果表明,该方案很好的解决了RSA公钥密码芯片扩展性问题.     

Montgomery模幂运算的一种改进方案

在RSA算法中,大数模幂运算的核心是大数模乘运算.本文在传统的Montgomery算法的基础上,利用快速大整数平方运算,提出了Montgomery算法的一种改进方案,有效缩短了大数模幂运算的时间,从而提高了RSA算法的加解密速度.     

一种大数模乘运算的线性脉动阵列新结构

提出了一种新型的线性脉动阵列结构用来实现基于Ｍｏｎｔｇｏｍｅｒｙ算法的并行模乘运算,对于ｎ位模乘运算,需要２ｎ＋１１个时钟周期完成,为了减少每一周期内的运算量,在处理单元内部实现了三级流水线结构,使得每一周期的串行运算量仅为一级全加器,同时,由于处理单元间只有局部互连,连线延迟很小,于是这种新结构脉动阵列模乘器能在很高的频率下工作。另一个方面,每个处理单元结构简单,仅由４个全加器和１４个触发器构成,对于ｎ位模乘运算,总的规模约为４６ｎ＋１８４个门。所以,它在速度和面积上都是优化的,适于ＶＬＳＩ的实现。作为核心运算部件,能有效地用于如ＲＳＡ等许多公钥密码体制的加解密运算。对于０．８μｍＣＭＯＳ工艺,２００ＭＨｚ时钟是完全可行的,在仅使用一个模乘器条件下,５１２位模幂乘加解密运算速度能达到１２９ｋｂｉｔ／ｓ。     

二次Booth编码的大数乘法器设计

为了解决现有信息安全公钥签名算法存在的对大量模乘运算处理速度不快的问题,提出了一种高阶Booth编码的大数乘法器结构和二次编码的Booth 64线性变换式。二次编码既减少了部分积个数,也减少了高阶Booth编码预计算奇数倍的被乘数个数。基于此结构和编码,用Verilog代码设计了570×570b流水线乘法器。基于SMIC 0.18μm工艺,综合表明电路的关键路径延时为5.8 ns,芯片面积小于30mm2。可用于高性能的整数因子分解算法(RSA)2048 b、椭圆曲线算法(ECC)素数域512 b芯片的实现。