基于绝热电路三要素理论的绝热定时器设计

为了设计低功耗定时器,首先利用钟控传输门绝热逻辑电路设计绝热触发器,然后在分析C54X的定时器结构基础上,利用绝热电路三要素理论,结合钟控传输门绝热逻辑电路及其绝热触发器的特性,提出绝热定时器的设计新方案。最后,在采用TSMC 0.25μm CMOS工艺器件参数情况下,对依此理论设计的绝热定时器进行HSPCIE模拟,结果表明:该定时器逻辑功能正确,低功耗特性明显。     

CMOS 组合逻辑电路的功耗分析研究

功耗分析是低功耗逻辑综合的一个重要步骤。ＣＭＯＳ组合逻辑电路的功耗分析由于电路节点之间存在相关性而变得复杂。采用两两相关的方法对电路内部节点的相关性进行建模,并且对相关性进行划分强弱分别进行处理,从而提高了计算的精度。同时为了降低计算的空间复杂度,对电路采用了按逻辑深度分级计算的方法,使计算的复杂度并不与电路规模直接相关。对ＩＳＣＡＳ’８５基本测试电路（ｂｅｎｃｈｍａｒｋ）的实验结果说明此方法可以有效地用于较大规模的组合逻辑电路的功耗分析。     

基于a-IGZO TFTs的低功耗D触发器设计

设计了一个基于Pseudo-CMOS逻辑门的低功耗异步复位D触发器电路.该D触发器全部由n型a-IGZO TFTs(薄膜晶体管)构成,采用动态负载替代Pseudo-CMOS拓扑中的二极管连接负载,通过减少电路导通的概率来降低静态功耗.电路的输出级为锁存器,通过反馈通路减少由动态负载造成的输出摆幅降低对延迟的影响.将该D触发器应用于环行移位寄存器的设计中,结果表明,该触发器电路可有效降低或非门逻辑电路中的静态功耗.     

应用于高频低功耗系统的1.2V10GHz注入锁定分频器

设计了一个高频低功耗的注入锁定二分频器.该分频器通过将输入信号注入到LC振荡器的二次谐波点来实现注入锁定并对输入信号二分频.电路采用TSMC 0.18μm RF-CMOS工艺设计,分频器可以将幅度为300 mV的输入信号在8.6~11.2 GHz频率范围内进行二分频.在1.2 V的电源电压下,分频器核心电路的功耗为1.3 mW.该分频器可以被用于光电收发机以及其他高频低功耗系统.     

基于传感器的频率补偿电路研究

探讨了一种频率补偿电路，将一个在高频部分衰减了的“模拟某传感器特性的电路模块”高频部分补偿回来，所有频率补偿部分都采用了模拟电路方案来实现。传感器特性的电路模块的模拟高性能音频运算放大器0PA2134，能够做到超低失真，低噪声音频应用完全指定。整个补偿模块实现了在频率达到100kHz时衰减，并在70kHz前没有明显波动，最后用MSP430f5438a低功耗单片机显示输出峰值及对应波形。     

关于数字逻辑电路优化设计探讨

在数字逻辑电路设计中全面思考设计过程，从最简电路、电路性能指标要求及可靠性方面使所设计电路更加合理，进而达到电路最优化，以便于从事数字电路设计的实际工作者参考，加深对数字逻辑电路设计的全面理解，正确掌握．     

组合逻辑电路分析与设计的方法

《数字逻辑》是一门讨论逻辑分析、逻辑设计理论和方法的课程。数字逻辑电路分为组合逻辑电路和时序逻辑电路两种类型。组合逻辑电路不仅在实际中得到广泛的应用，而且是时序电路的组成部分，所以在数字逻辑电路中占有相当重要的地位。本文主要从组合逻辑电路的分析和设计两方面，讨论有关理论和方法。一、组合逻辑电路的分析进行电路分析的目的是：1．了解电路的设计思想和功能。2．将某电路所用的门电路改用另一种类型的门电路代替。3．评价电路是否经济等。组合电路分析的一般步骤可由下面的框图描述。在以上的步骤中，正确地写出逻辑表…     

一种高频低功耗ECL逻辑到CMOS逻辑转换电路

采用NPN、PNP两种类型的双极晶体管以及反馈技术,设计了一种高频、低功耗ECL到CMOS逻辑的转换电路.HSPICE模拟结果表明：电路最高工作频率可以达到2.5 GHz,转换延迟不超过120 ps,功耗小于15 mW.     

非钟控状态下的判优逻辑电路研究

以非钟控判优逻辑电路为例,探讨了判优逻辑电路的分类标准、类型定义及相互关系,给出了各种判优逻辑的实现电路,并就各种判优逻辑电路的性能和可行性进行了论述.研究结果不仅说明了判优逻辑电路具有不同的工作方式和应用环境,还有助于指导设计人员选择判优逻辑电路,设计高智能芯片.     

生成确定性测试图形的内建自测试方法

为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综合方案,最后自动生成BIST电路描述.由于结合了确定性测试和伪随机测试的优点,该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色,特别适于CMOS组合逻辑电路的测试.基于ISCAS85Benchmark的实验结果表明,所设计的BIST电路在硬件开销、速度、测试功耗等方面均优于传统的伪随机测试电路,测试时间显著减少.     

瞬时缩展模拟CMOS高频连续小波变换电路

小波函数和小波变换网络的瞬时缩展技术综合是电网络综合的新理论、新方法．本文利用对数域电路实现连续小波变换,提出的模拟CMOS高频连续小波变换电路能实现高频输入信号的时频分解,电路中的振荡器电路采用的是完全的电流模式对数域电路．并由此对数域振荡器设计和实现电流模式锁相环,从而提出了模拟连续小波变换的电路设计和实现、结果显示电路能在低电压低功率时得到宽动态范围的运用、     

解决逻辑电路自启动问题的新方法

逻辑电路自启动问题的典型解决方法，应用广泛，逻辑性强；但它也有不足之外．在掌握典型方法的基础上，把新的解决方法：加电预置电路和检测复位电路作为典型解决方法的补充，可以起到取长补短的作用．     

钟控判优逻辑电路的研究

在集成数字逻辑电路中,经常遇到多个事件同时或先后请求操作的现象,电路必须对这些事件进行管理、判断和服务,从而出现了各种类型的判优逻辑电路.针对钟控判优逻辑电路进行了分类、定义、解析,列举出相应的电路图,分析了它们的工作过程,并就电路的性能进行了论述,为电路设计人员提供了有效实用具体的设计方案.     

逻辑电路的神经网络

Ｍ．Ｌ．Ｂｕｓｈｎｅｌｌ教授和作者给出了ＮＯＴ，ＡＮＤ，ＯＲ，ＮＡＮＤ，ＮＯＲ，ＸＯＲ和ＸＮＯＲ门的神经网络。以这些门的神经网络为基础，可构成任何逻辑电路的神经网络。由此，将电路的相容信号转换为平方伪布尔函数的全局极小。从而，拓宽了神经网络在电路模拟和自动故障模型生成中的应用。     

基于FPGA查阅表的面向结构的逻辑优化

介绍了基于现场可编程门阵列（ＦＰＧＡ）查阅表的逻辑优化准则．基于这一准则，讨论了几种重要的逻辑优化运算，例如抽取、分解、约数检查和简化，以按照目标工艺技术估算电路的价格．基于ＦＰＧＡ，利用我们的方法对查阅表进行逻辑优化，可以得到工艺映射中的良好出发点．以２５个基准试验例子为基础，我们的优化电路所需要的构造逻辑方块（ＣＬＢ）比利用ＭＩＳ－ＩＩ的优化电路的情形下少百分之十四，如果两者都利用ＭＩＳ－ｐｇａ顺序映射的话．此外，电路的级数也稍有改进．     

汉密尔顿回路逻辑程序的两个结果

基于回答集语义的逻辑程序提供了描述性问题求解的范例,而逻辑程序的一阶环公式提供了计算回答集的新方法——自动定理证明.本文研究了汉密尔顿回路逻辑程序的一阶环公式,证明了计算汉密尔顿回路的有助于提供计算效率的两个主要结果.     

逻辑功能与逻辑体制

对同一逻辑门电路，既可采用正逻辑体制，亦可采用负逻辑体制，还可采秀混和逻辑体制，选用何种逻辑体制，应视分析和设计逻辑电路的方便与否而定。     

MCML单元电路晶体管尺寸设计

通过建立数学模型得出功耗延时积最优化时对应的MCML电路工作的电流,在matlab环境下得出晶体管大小的最优化算法,由电流和约束条件确定电流源、逻辑运算、有源负载晶体管尺寸大小。