层次化的片上网络设计方法

半导体技术的发展以及系统芯片应用复杂度的不断增长,使得片上互连结构的吞吐量、功耗、信号完整性、延迟以及时钟同步等问题更加复杂,出现了以片上网络为核心的通信结构.由于系统芯片结构和片上通信的固有特性,从提高通信性能和降低硬件开销的角度进行层次化片上网络的设计对系统芯片的发展具有重要意义.本文提出了层次化的片上网络设计方法,根据实现工艺和应用需求,进行层次划分,产生若干个IP子集(将这个子集称为"簇"),按照簇间的通信需求进行片上网络的设计.实验表明,采用层次化的片上网络设计方法,能够有效提高系统性能,降低硬件实现的开销,同时满足一定的服务质量要求.     

层次化片上多核处理器性能研究

层次化片上多核处理器紧耦合多个处理核构成"簇节点",对访存和片上通信的局部性有良好支撑,能有效地缓解片上多核间数据通信带来的通信开销。文章通过构建精细的层次化片上多核处理器仿真器,利用随机任务模型研究"簇节点"大小对系统性能的影响。仿真发现,一定系统规模下,要获得良好的系统性能,层次化片上多核处理器需要在"簇节点"数目与"簇节点"的大小(节点内处理核的数目)之间仔细权衡。     

双CAN的液压支架控制系统的设计问题探讨

为了提高在矿井下工作的液压支架控制系统的可靠性和实时性,作者采用双CAN总线通信,根据支架系统的工作要求对总线上的数据分为邻架操作和轮询两种,并且分两个不同通道传递,在总线出现故障时实现通道的自动切换。在CAN应用层协议、系统的双CAN通信结构以及通信软件和控制器节点的硬件设计上充分考虑系统的实时性能和可靠性能并取得良好效果,为双CAN的设计应用和液压支架控制系统通信网络的性能提高给出一个新的设计思想。     

基于分簇结构的Ad Hoc网络中门限密钥管理方案

基于分簇的网络结构给出了一种新的Ad Hoc网络密钥管理方案.方案中无需可信赖的第三方,并且使用了门限技术将PKG(public key generation)的功能分散到簇头节点上,提高了系统的安全性.采用基于身份的加密算法,用户之间无需进行公钥认证,有效地降低了用户终端计算、存储能力的需求和系统密钥管理的通信开销.     

一种面向雷达应用可重构系统中的数据缓存结构和管理机制

针对面向雷达应用可重构系统中数据访存冲突严重、访存效率低等问题,设计了一种片上层次化缓存结构,并提出基于多存储体的线性步长可变的数据管理机制,通过建立计算阵列与各个存储体之间可配置的逻辑映射关系,有效降低了多个计算阵列并行工作时产生的访存冲突,提高了计算阵列的数据吞吐率,从而提高了可重构系统的数据访存性能.结果表明,该方案在有效控制硬件开销的同时,极大地提升了可重构系统的数据访存性能,以256~64×210快速傅里叶变换为例,与经典并行缓存机制相比,可重构系统的数据访存性能提升了26.09%~54.60%.     

可靠性感知的片上网络链路管理策略

在保证片上网络通信性能和可靠性的条件下,根据应用的通信可预测特性和容错需求,提出了可靠性感知的片上网络链路关闭策略,设计了对应的路由算法.同时,以典型的多媒体应用VOPD为例,与无链路管理配置的Mesh结构加以对比,以验证面向应用可靠性感知的片上网络链路管理策略的有效性和可行性.结果表明,所提出的可靠性感知的片上网络链路管理策略不仅可以充分发挥部分定制的优势,而且可以关闭选择的链路和对应的端口时钟,从而节省了片上网络的功耗开销,并获得30%的综合指标收益.     

无线传感器网络启发式分簇拓扑控制方法研究

传统启发式分簇拓扑控制方法通信开销大、负载均衡性差,忽略剩余节点能量,导致拓扑结构连通性和骨干网健壮性差,无线传感网络生命周期短。为此,提出一种新的无线传感器网络启发式分簇拓扑控制方法。给出无线传感网络模型。利用粒子完成分簇,对簇内负载与簇间负载进行分析,保证负载均衡性。引入一种描述节点间能耗及鲁棒性的行向量,以全面分析骨干节点通信开销与剩余能量对簇头挑选的影响。将最小生成树作为网络的基础结构,引入表示网络连接状态的列向量,以描述网络通信开销情况,获取目标函数。通过粒子群法求最优解,实现簇头选择。通过簇头组成骨干网,实现无线传感器网络拓扑控制。实验结果表明,所提方法能够保证拓扑结构的连通性与骨干网健壮性,延长网络生命周期。     

无线传感器网络启发式分簇拓扑控制方法

传统启发式分簇拓扑控制方法通信开销大、负载均衡性差,忽略剩余节点能量,导致拓扑结构连通性和骨干网健壮性差,无线传感网络生命周期短。为此,提出一种新的无线传感器网络启发式分簇拓扑控制方法。给出无线传感网络模型。利用粒子完成分簇,对簇内负载与簇间负载进行分析,保证负载均衡性。引入一种描述节点间能耗及鲁棒性的行向量,以全面分析骨干节点通信开销与剩余能量对簇头挑选的影响。将最小生成树作为网络的基础结构,引入表示网络连接状态的列向量,以描述网络通信开销情况,获取目标函数。通过粒子群法求最优解,实现簇头选择。通过簇头组成骨干网,实现无线传感器网络拓扑控制。实验结果表明,所提方法能够保证拓扑结构的连通性与骨干网健壮性,延长网络生命周期。     

Ad Hoc网分簇算法探讨

对Ad Hoc网的分簇算法进行了深入的研究,提出一种用于Ad Hoc网络的分簇算法,该算法以改善分簇结构网络总体性能,减少系统总体开销,有效提高移动节点可靠性为目标.文中对该算法进行了详细描述,对其性能进行了分析研究.     

基于多FPGA的片上网络模拟平台设计和实现

针对片上网络的设计和优化问题,提出了一种基于多FPGA的片上网络模拟平台结构,用于加速片上网络的功能验证和性能评估.通过层次化设计和分布式流量管理器等技术,有效地提高了系统的灵活性,加速了片上网络的设计空间搜索.实验结果表明,多FPGA模拟平台不仅相对于传统的软件仿真具有500~10 000倍的加速比,与其他片上网络模拟平台相比也具有明显的速度优势.     

面向众核处理器的独立调试系统设计方法

基于片上网络(Network-on-Chip,NoC)技术的众核处理器正成为当前高性能处理器的设计焦点.传统的调试系统结构不能很好地应用于众核处理器体系结构,众核处理器中踪迹数据传输、调试事件传播、时间戳同步等方面均面临重大挑战.为解决上述问题,提出一种具有高带宽、低资源消耗的独立调试系统设计方法.该方法通过减少长互连线,提高了调试通道工作频率,以较少的互连线即可实现高带宽传输通道;同时调试组件采用分布式的对称结构,具有良好的可扩展性.在踪迹数据传输结构中,提出了一种带宽平衡的非侵入式踪迹数据导出方法,该方法通过软硬协同方式来配置踪迹通道仲裁的权重值,降低硬件复杂度.在调试事件的传播上,构建了与片上网络拓扑一致的事件传播网络,该网络在易于物理实现的同时具有事件传播延迟低的特点.在时间戳的同步方法上,提出了一种通过软硬件协同的时间同步方式,以很小的硬件代价实现了较精确的时间戳同步.     

Object-Oriented System-on-Network-on-Chip Template and Implementation: H.263 Case Study

Network-on-chip （NoC） technology enables a new system-on-chip paradigm, the system-on- network-on-chip （SoNoC） paradigm. One of the challenges in designing application-specific networks is modeling the on-chip system behavior and determining on-chip traffic characteristics. A universal object message level model for SoNoC was defined and an object-oriented methodology was developed to implement this model in hardware and software. The model supports ＂object to core＂ synthesis and ＂function invoking to network＂ mapping. A case study of an H.263 system verifies the model and methodology. System prototypes are easily built and on-chip traffic can be observed using the SoNoC model to provide real benchmarks for on-chip network design.     

面向Mesh片上网络的快速层次化多目标映射方法

为求得片上网络(NoC)拓扑映射的近似最优解,提出一种面向MeshNoC的层次化多目标映射方法--HMMap。该方法采用分组和多目标启发式算法,自动将给定应用的IP核映射到NoC体系结构上,有效支持大规模IP核的映射,并且能够很好地权衡系统通信能耗和延迟两个关键设计指标。实验表明,HMMap相对现有方法运行时间短,所得到的拓扑映射方案在降低通信能耗和延迟方面均效果显著。随着NoC规模的增大,HMMap的优势更加明显。     

基于三维Mesh片上网络的双链路互连架构

片上网络(network on chip,NoC)作为一种全新的片上互连通信架构,面积受限,却具有丰富的线资源。而且,三维片上网络的层间互连线很短,同时提供了在第三维度上的互连扩展性。根据这些特性,该文提出了一种基于三维Mesh片上网络的双链路互连架构。在垂直方向上,该架构采用双链路互连,使其通信带宽加倍;而且,跨层连接的垂直链路降低了消息传输的路由跳数。这些都带来网络平均延时的降低和最大吞吐量的提高,却仅仅增加一些控制逻辑电路。仿真结果验证了理论分析。与传统的单链路架构相比,该架构以较小的面积开销换取了较大的性能提高。     

基于FPGA的2D-Torus片上网络无死锁路由算法

片上网络的拓扑结构和路由算法直接影响片上网络的传输延迟和传输效率.基于2D-Torus拓扑结构,提出了一种新的片上网络无死锁路由算法.通过改变数据包在片上网络路由过程中受限制转弯的位置,保证片上网络的自适应路由条件,从而有效降低片上网络的延迟.在FPGA硬件平台上,设计并实现了基于该路由算法的2D-Torus片上网络,并对其进行测试.实验结果表明,基于该路由算法的片上网络,可以满足片上网络多方向数据通信及多路数据并行通信等性能要求.     

基于定向Ford-Fulkerson算法的NoC路径分配

文章通过对NoC网络通讯的分析,以及对现有最短路径算法的研究,提出了一种定向Ford-Fulker-son算法,实现了NoC路径分配;在完成处理单元映射后,根据NoC网络的通讯状况,按照通讯任务的时间顺序分配传输路径,使得任意处理单元间的通讯时间最短,且整个系统的执行时间最优。     

基于片上网络资源节点的通信协议研究

为了克服总线架构的SoC设计方法不能有效解决片内多处理器系统的通信问题,应用NoC(片上网络)将计算机网络技术移植到芯片设计中,提出了一种适宜于片上网络资源节点通信的单向总线架构。借鉴以太网数据帧格式定义了数据传输协议,利用软核处理器MicroBlazer作为主资源节点,Flash控制器和RS232串口控制器作为从资源节点,在Xilinx FPGA开发板上验证了单向总线架构的可行性。该总线易于扩展资源节点,可实现主资源节点对两个及两个以上从资源节点的同时访问。实验证明,本设计单向总线结构简单,资源节点易于扩展,提高数据传输速率,增强系统性能。