层次化的片上网络设计方法

半导体技术的发展以及系统芯片应用复杂度的不断增长,使得片上互连结构的吞吐量、功耗、信号完整性、延迟以及时钟同步等问题更加复杂,出现了以片上网络为核心的通信结构.由于系统芯片结构和片上通信的固有特性,从提高通信性能和降低硬件开销的角度进行层次化片上网络的设计对系统芯片的发展具有重要意义.本文提出了层次化的片上网络设计方法,根据实现工艺和应用需求,进行层次划分,产生若干个IP子集(将这个子集称为"簇"),按照簇间的通信需求进行片上网络的设计.实验表明,采用层次化的片上网络设计方法,能够有效提高系统性能,降低硬件实现的开销,同时满足一定的服务质量要求.     

GATEST:使用遗传算法自动生成模拟矢量的验证平台

对硬件设计进行功能验证的一个关键问题是需要大量的模拟矢量来保证验证的充分性。本文针对Verilog语言,采用遗传算法(GeneticAlgorithm,GA)作为解决方案,设计了一个使用遗传算法自动生成模拟矢量的验证平台GATEST。该平台的一个特点是,根据指定的关键信号使用数据流分析产生关键路径集合,并采用基于该集合的路径覆盖率作为适应度函数引导模拟矢量的生成。使用该验证平台对北大众志-863系统芯片的功能模块进行实验,并详细分析了不同控制参数配置下的实验结果,说明该平台具有一定的有效性。     

利用遗传算法实现CMOS组合电路静态功耗优化

面向基于标准单元的CMOS组合电路,利用输入向量控制技术,采用遗传算法作为求解手段,建立了CMOS组合电路静态功耗优化环境。在遗传算法中利用电路状态差异度作为适应度函数,求解使电路静态功耗最小的输入向量。实验结果表明,使用该方法能明显优化静态功耗,运行时间合理,不需要进行HSpice模拟,摆脱了对目标工艺的依赖。     

一种提供高效带宽分配和低延迟的片上通信仲裁方法

提出一种“滑动带宽调整窗口”的仲裁方法,适用于片上网络的路由器、多端口的存储控制器和传统的共享总线。通过该仲裁方法,可以细粒度地设置和动态调整系统的通信带宽分配,从而使系统通信带宽分配和通信延迟维持在合理、稳定且符合系统设计要求的状态。实验表明,相比几种流行的仲裁方法,使用该仲裁方法,实际带宽分配与系统要求之间的差距减少了13％,平均通信延迟减少了37.5％,而且其硬件实现代价对于大中规模的系统芯片是完全可以接受的。     

GATEST: 使用遗传算法自动生成模拟矢量的验证平台

对硬件设计进行功能验证的一个关键问题是需要大量的模拟矢量来保证验证的充分性。本文针对Verilog语言,采用遗传算法(Genetic Algorithm, GA)作为解决方案,设计了一个使用遗传算法自动生成模拟矢量的验证平台GATEST。该平台的一个特点是,根据指定的关键信号使用数据流分析产生关键路径集合,并采用基于该集合的路径覆盖率作为适应度函数引导模拟矢量的生成。使用该验证平台对北大众志-863系统芯片的功能模块进行实验,并详细分析了不同控制参数配置下的实验结果,说明该平台具有一定的有效性。     

面向按序执行处理器的预执行机制设计空间探索

面向按序执行处理器开展预执行机制的设计空间探索, 并对预执行机制的优化效果随 Cache 容量和访存延时的变化趋势进行了量化分析。实验结果表明, 对于按序执行处理器, 保存并复用预执行期间的有效结果和在预执行访存指令之间进行数据传递都能够有效地提升处理器性能, 前者还能够有效地降低能耗开销。将两者相结合使用, 在平均情况下将基础处理器的性能提升 24. 07% , 而能耗仅增加 4. 93% 。进一步发现, 在 Cache 容量较大的情况下, 预执行仍然能够带来较大幅度的性能提升。并且, 随着访存延时的增加, 预执行在提高按序执行处理器性能和能效性方面的优势都将更加显著。     

层次化的片上网络设计方法

半导体技术的发展以及系统芯片应用复杂度的不断增长,使得片上互连结构的吞吐量、功耗、信号完整性、延迟以及时钟同步等问题更加复杂,出现了以片上网络为核心的通信结构。由于系统芯片结构和片上通信的固有特性,从提高通信性能和降低硬件开销的角度进行层次化片上网络的设计对系统芯片的发展具有重要意义。本文提出了层次化的片上网络设计方法,根据实现工艺和应用需求,进行层次划分,产生若干个IP子集(将这个子集称为"簇"),按照簇间的通信需求进行片上网络的设计。实验表明,采用层次化的片上网络设计方法,能够有效提高系统性能,降低硬件实现的开销,同时满足一定的服务质量要求。     

RiTLB: 基于存储区域重用的iTLB设计

通过重用存储区域的标识设计iTLB。首先,将虚拟页号的高位编码成较短的存储区域标识,来减少iTLB查询时的比较位数。其次,在运行到新的存储区域之前,一直重用上次指令所在的存储区域的标识。实验结果表明,与参考iTLB 设计相比,这种存储区域重用的iTLB 设计技术,其平均功耗降低了62.84%,延迟减少了9.96%,面积减少了44.78%,而平均性能仅下降了0.23%。     

EmBIOS:一种支持MSWindows的嵌入式系统BIOS设计

提出一种兼容工业规范的嵌入式BIOS设计EmBIOS,支持嵌入式系统运行MS Windows等操作系统。以中断服务为单位,对全系统模拟器BIOS进行划分可得到中断服务例程集。将中断服务例程集扩展、移植到传统嵌入式固件环境,EmBIOS既能利用现有嵌入式固件初始化系统,又可提供桌面操作系统所需中断服务。EmBIOS正确性和兼容性在PKUnity86 FPGA原型系统中通过运行典型操作系统及应用软件得到了验证,并应用于真实芯片系统。实验表明,EmBIOS具备可移植性,并能提供与商业BIOS相当的启动速度。     

基于支持向量机的微体系结构设计空间探索

通过对微处理器设计空间中有限的设计方案进行模拟, 建立支持向量回归模型, 对未经模拟的设计进行性能和功耗的预测, 从而大大减少了评估整个设计空间的所需时间。通过模型预测得到的最优设计方案和通过模拟得到的最优设计方案很接近, 提供了对巨大设计空间进行裁减的方法。将设计空间中0 .26 % 的设计方案作为训练数据, 得到的支持向量回归模型对性能和功耗的平均预测错误率分别为0 .52 % 和1 .08 % , 均优于已有的回归模型。相关分析数据显示预测结果和详细模拟结果高度相关, 性能和功耗的平均平方相关系数分别为0 .728 和0 .703 , 这表明支持向量回归模型能捕获各微体系设计参数之间的复杂交互。该模型还为每个预测结果指出了置信区间。